[发明专利]闪存装置、存储器控制器及闪存的控制方法

说明书

技术领域

本发明是有关于一种闪存装置，且特别是有关于一种闪存装置、存储器控制器及闪存的控制方法。

背景技术

随着电子科技的进步，电子设备成为人们生活中的必要工具。而为了在电子设备中提供大量的数据存储空间，闪存成为现今电子设备中的存储设备的一种主流。

在闪存中，一些行地址的存储单元在出厂贩卖时就已经无法正常进行读写动作。这些损坏行的行地址的信息会被预先存储在闪存所属的存储器控制器中的损坏行管理器。存储器控制器并会由闪存中选出适当的备用行地址的存储单元来取代损坏行的行地址的存储单元。然而，在现有的技术领域中，损坏行管理器所存储的损坏行地址信息是通过出厂前对闪存进行测试所获得的。也就是说，针对单一闪存所设定的损坏行地址信息是固定而不会被改变的。在这种情况下，一旦闪存在使用的过程中产生新的损坏行，损坏行管理器并不能知道这些新的损坏行的行地址，也因此，损坏行管理器无法回避对这些新的损坏行进行存取，而造成了数据的漏失的情况。

发明内容

本发明提供一种闪存装置、存储器控制器及闪存的控制方法，动态检测出闪存中的错误行地址，并更新损坏行地址信息。

本发明的存储器控制器适于控制一闪存。存储器控制器包括损坏行管理器、错误检测及校正解码器以及损坏行决定电路。损坏行管理器记录该闪存中的损坏行地址信息，错误检测及校正解码器接收由闪存读出的读取数据，针对读取数据进行解码，并依据读取数据是否发生错误以产生错误信息。损坏行决定电路耦接错误检测及校正解码器及损坏行管理器。损坏行决定电路接收错误信息，并依据错误信息更新损坏行地址信息。

在本发明的一实施例中，上述的检测及校正解码器判断读取数据是否发生错误，并输出发生错误的该读取数据对应的错误行地址以作为错误信息。

在本发明的一实施例中，上述的损坏行决定电路计数错误行地址的累计被产生次数，并依据累计被产生次数传送错误行地址至损坏行管理器。

在本发明的一实施例中，上述的损坏行管理器存储错误行地址以更新损坏行地址信息。

在本发明的一实施例中，上述的损坏行决定电路在错误行地址的累计被产生次数大于预设临界值时，损坏行决定电路传送错误行地址至损坏行管理器。

在本发明的一实施例中，上述的损坏行决定电路包括多数个缓冲器。缓冲器依序串连耦接于错误检测及校正解码器以及损坏行管理器间，其中，第i级的缓冲器存储累计被产生次数等于i的错误行地址，其中i为正整数。

在本发明的一实施例中，存储器控制器还包括错误检测及校正编码器、扰乱器、写入电路、读出电路以及解扰乱器。错误检测及校正编码器由主机端接收写入数据，并针对写入数据进行错误检测及校正码的编码动作以产生编码数据。扰乱器耦接在错误检测及校正编码器与损坏行管理器间，针对编码数据进行数据扰乱动作。写入电路耦接至闪存，写入电路依据损坏行地址信息将扰乱后的编码数据写入闪存。读出电路耦接闪存并由闪存读出读取数据。解扰乱器耦接读出电路及错误检测及校正解码器。解扰乱器对该读取数据进行数据解扰乱动作，并将解扰乱的读取数据传送至错误检测及校正解码器。

本发明的闪存装置包括闪存以及存储器控制器。存储器控制器耦接闪存，存储器控制器包括损坏行管理器、错误检测及校正解码器以及损坏行决定电路。损坏行管理器记录该闪存中的损坏行地址信息，错误检测及校正解码器接收由闪存读出的读取数据，针对读取数据进行解码，并依据读取数据是否发生错误以产生错误信息。损坏行决定电路耦接错误检测及校正解码器及损坏行管理器。损坏行决定电路接收错误信息，并依据错误信息更新损坏行地址信息。

本发明的闪存的控制方法包括：由闪存读出的读取数据；针对读取数据进行解码，并依据读取数据是否发生错误以产生错误信息；再依据错误信息以更新损坏行地址信息。

基于上述，本发明通过闪存在使用的过程中，动态的检查其所读出的读取数据是否发生错误，并针对发生错误的错误行地址所发生的错误次数进行计数。当错误行地址发生错误的次数过多时，并将错误行地址写入损坏行地址信息中以更新损坏行地址信息。如此一来，损坏行地址信息可以即时的被更新，以确保闪存的数据存取的正确性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1示出本发明一实施例的闪存装置100的示意图；

图2示出本发明一实施例的存储器控制器210的示意图；

图3示出本发明实施例的损坏行决定电路213的一实施方式示意图；