[发明专利]存储单元和驱动方法有效
申请号: | 201310316491.6 | 申请日: | 2013-07-25 |
公开(公告)号: | CN103594114A | 公开(公告)日: | 2014-02-19 |
发明(设计)人: | 曾根威之 | 申请(专利权)人: | 索尼公司 |
主分类号: | G11C13/00 | 分类号: | G11C13/00 |
代理公司: | 北京信慧永光知识产权代理有限责任公司 11290 | 代理人: | 陈桂香;褚海英 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 单元 驱动 方法 | ||
技术领域
本发明涉及一种设置有存储元件的存储单元以及用于驱动此存储单元的方法,所述存储元件利用可变电阻特性来保存信息。
背景技术
对于诸如电脑等信息设备,高速运转和高密度的动态随机存取存储器(DRAM)已经被广泛用作随机存取存储器。遗憾的是,由于DRAM的制造工艺要比用于电子设备中的逻辑电路或信号处理电路中的典型的大规模集成电路(LSI)的制造工艺更复杂,因此使DRAM的制造成本增加了。此外,因为DRAM是当电源被切断时其内的信息就会丢失的易失性存储器,所以它们必须经历频繁的刷新操作。每次刷新操作都包括:从DRAM读取所写入的信息(数据);重新将该信息放大;并且将该信息重写到DRAM中。
同时,近年来,非易失性存储器已经被越来越多地使用,即使当电源被切断时,所述非易失性存储器内的信息也不会丢失。由于不需要刷新操作,因而可以预期的是非易失性存储器的使用能够降低电力消耗。到目前为止,已经开发出了要与非易失性存储器一起使用的各种类型的存储元件。一个例子是所谓的电阻变化型存储元件,其利用可变电阻特性来保存信息。某些电阻变化型存储元件具有相对简单的结构,并且有利于克服微细加工的局限。例如,日本待审专利申请(PCT申请的译文)第2002-536840号公报公开了一种具有如下结构的电阻变化型存储元件:该结构中,在两个电极之间夹着含有预定金属的离子导体。此外,日本待审专利申请第2005-197634号公报公开了一种电阻变化型存储元件,其能够很长时间或在高温环境的条件下稳定地保持信息。
发明内容
另一方面,鉴于上述问题,所期望的是非易失性存储器能实现很多的重写次数。具体地,期望电阻变化型存储元件即使在信息被重写时仍能够充分地保证高电阻状态与低电阻状态之间的电阻差异。
本发明期望提供一种能够增加可重写次数的存储单元,并且提供一种驱动方法。
本发明的实施例提供了一种存储单元,其包括:存储元件,其被构造用来存储电阻状态,所述电阻状态能够在第一状态与第二状态之间改变;以及驱动部。当将所述电阻状态设定为所述第一状态时,所述驱动部向所述存储元件施加具有第一极性的第一脉冲。当将所述电阻状态设定为所述第二状态时,所述驱动部向所述存储元件施加具有第二极性的第二脉冲,然后暂时地施加具有所述第一极性的第三脉冲,并且随后再次施加所述第二脉冲,所述第一极性和所述第二极性是彼此不同的。
本发明的实施例提供了一种驱动方法,其包括如下步骤:当将存储元件的能够在第一状态与第二状态之间改变的电阻状态设定为所述第一状态时,向所述存储元件施加具有第一极性的第一脉冲;以及当将所述电阻状态设定为所述第二状态时,向所述存储元件施加具有第二极性的第二脉冲,然后暂时地施加具有所述第一极性的第三脉冲,并且随后再次施加所述第二脉冲,所述第一极性和所述第二极性是彼此不同的。
在本发明各实施例的存储单元和驱动方法中,所述驱动部向所述存储元件施加脉冲,并且所述存储元件的所述电阻状态因此被设定为所述第一状态或所述第二状态。特别地,当所述存储元件的所述电阻状态被设定为所述第二状态时,所述驱动部向所述存储元件施加具有所述第二极性的所述第二脉冲,然后暂时地施加具有所述第一极性的所述第三脉冲,并且随后再次施加所述第二脉冲。
根据本发明各实施例的存储单元和驱动方法,当所述存储元件的所述电阻状态被设定为所述第二状态时,具有所述第二极性的所述第二脉冲被施加至所述存储元件,然后具有所述第一极性的所述第三脉冲被暂时地施加至所述存储元件,并且随后所述第二脉冲被再次施加至所述存储元件。凭借上述存储单元和存储方法,增加了可重写次数。
应当理解的是,前面的一般性说明和后面的详细说明都是示例性的,并且旨在为本发明所要求保护的技术方案提供进一步的解释。
附图说明
这里所包括的附图提供了对本发明的进一步理解,这些附图被并入本说明书中且构成本说明书的一部分。附图图示了实施例,并且与本说明书一起用来解释本发明的原理。
图1是图示了本发明实施例的存储单元的示例性构造的框图。
图2是图示了图1中的存储器阵列的示例性构造的电路图。
图3是图示了图2中的存储元件的示例性构造的横截面图。
图4是图示了用于图2中的存储器单元(memory cell)的评估电路的电路图。
图5的(A)、(B)、(C)部分是图示了写入处理中的示例性操作的时序波形图。
图6是图示了写入处理中的存储器单元的状态的说明图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310316491.6/2.html,转载请声明来源钻瓜专利网。