[发明专利]用于栅极边缘二极管泄漏电流减少的袋状反向掺杂

说明书

本发明公开一种用于栅极边缘二极管泄漏电流减少的袋状反向掺杂，及一种制造金属氧化物半导体（MOS）晶体管的方法（300）。该方法包括提供具有掺杂第二掺杂剂类型的衬底表面的衬底和在衬底表面上的栅极堆叠，以及在衬底表面上形成掩模图案，该掩模图案暴露用于离子注入的衬底表面的部分。第一袋状注入（305）通过在衬底表面上的掩模图案使用第二掺杂剂类型。至少一个倒掺杂栅极边缘二极管泄漏电流（GDL）减少袋状注入（306）通过在衬底表面上的掩模图案使用第一掺杂剂类型。退火第一袋状注入剂和倒掺杂GDL减少袋状注入剂。在退火之后，第一袋状注入剂提供第一袋状区域而倒掺杂GDL减少袋状注入剂提供在第一袋状区域上方的重叠，以形成第一袋状区域内的第一反向掺杂袋状部分。

相关申请的交叉参考

本申请要求2012年7月17日提出申请的标题为“SELF-ALIGNED GATE-EDGE DIODELEAKAGE REDUCTION IMPLANT”的临时申请序列号为61/672,510的权益，其整个内容以参考方式包括进本发明。

技术领域

公开的实施例涉及半导体制造，更特别地，涉及金属氧化物半导体（MOS）晶体管的栅极边缘二极管泄漏电流减少的袋状（或光晕（halo））注入和袋状区域。

背景技术

对于高性能互补金属氧化物半导体（CMOS）晶体管，可以使用沟道剖面和源极/漏极延伸（轻掺杂漏极（LDD））工程。特别是对于低泄漏电流（例如，超低泄漏电流（ULL））高电压阈值（HVT）MOS晶体管，导致关闭状态电流泄漏电流的降低带带隧穿（B2B）栅极边缘二极管泄漏电流（GDL）是一个挑战。利用栅极堆叠自对准地注入在LDD周围的自对准袋状（或光晕）可以改进GDL，其中更高角度袋状注入剂导致更低的GDL。然而，因为通过伸出掩蔽光刻胶和/或相邻栅极电极（例如，多晶硅栅极）阻塞，典型的袋状注入角限制为大约20度到30度。

发明内容

公开的实施例描述制造金属氧化物半导体（MSO）晶体管和晶体管上的集成电路（IC）的方法，包括利用相同掩膜图案利用两个或多个自对准袋状注入剂的制造方法。第二掺杂剂类型（例如，对于NMOS而言是硼（B））的第一袋状注入剂提供第一袋状区域，和第二袋状注入剂通过利用第一掺杂剂类型（例如，对于NMOS而言是砷（As）或锑（Sb））注入提供反向掺杂，其部分地重叠第一袋状区域，产生较低净掺杂和较低电（E）场的区域。较低净掺杂和较低E场的区域足够接近源极和漏极延伸（LDD）区域与较低栅极边缘泄漏电流（GDL）的源极/漏极（S/D）连接，而不会伸入MOS晶体管的沟道区域，因此不会明显影响MOS晶体管的阈值电压（Vt）或亚阈值泄漏电流。公开的额外袋状注入剂因此在本文中称为形成倒掺杂GDL减少区域的“自对准GDL减少袋状注入剂”或“GDL减少袋状注入剂”。

附图说明

附图并不一定按比例绘制，在附图中：

图1A是示出根据实例实施例的在利用包括两个或多个自对准GDL减少袋状注入剂的制造方法掺杂和退火之后NMOS晶体管的一部分集成电路（IC）的剖视图。

图1B示出在完成制造之后作为沿着沟道方向的水平切片的实例NMOS晶体管的距离的函数的模拟净掺杂分布，和图1C是在完成制造之后作为沿着NLDD下方的垂直切片的距离函数的模拟净掺杂分布。

图2是示出根据实例实施例的在利用包括双倒掺杂GDL减少袋状注入剂的制造方法掺杂和退火之后NMOS晶体管的一部分集成电路（IC）的剖视图。

图3是根据实例实施例的示出利用相同掩膜图案形成包括两个或多个自对准GDL减少袋状注入剂的MOS晶体管的实例方法中的步骤的流程图。

图4A示出来自与在图1A中所示NMOS晶体管相似的实例NMOS晶体管的模拟关闭状态源极泄漏电流（IS_Off）与离子（Ids）的结果，和来自根据无第一倒掺杂GDL减少袋状注入剂的基线过程的NMOS晶体管的结果。