[发明专利]动态可重构高速串行总线中错误控制方法

说明书

技术领域

本发明涉及一种动态可重构高速串行总线中错误控制方法，尤其是一种动态可重构高速串行总线中基于多体双口存储方式N-Memory和多通道并行CRC算法的错误控制方法。

背景技术

动态可重构高速串行总线(UM-BUS)是一种基于故障实时检测和动态重构的新型多通道高速串行总线。该总线具有线路动态检错功能，能够实时检测总线系统线路状况，并能根据线路状况将通信数据动态均衡地分配到健康的传输线路上，实现了通信线路冗余容错与高速传输的有机统一。UM-BUS总线采用多点低电压差分信号(M-LVDS，Multipoint-Low-Voltage Differential Signaling)传输技术，这种传输方式可满足多节点直接连接的需求，提高信号的传输速度和信号的抗噪能力。

图1示出了UM-BUS采用的基于M-LVDS技术的多节点、智能动态冗余的多通道总线拓扑结构。其中，m表示总线上的节点数，最大节点数为32；n表示通信通道数，最大通道数为32路。节点间通信过程中，如果某几条通道出现故障，可自动屏蔽无效通道，将数据动态地分配到其余有效通道上进行传输。

UM-BUS通信协议划分为3个独立层次，从上至下依次分别为：处理层、数据链路层、物理层。总线的数据传输管理部分主要负责管理处理层存储区域和物理层各个通道存储区域间传送的数据。根据各个层次内功能的实现，将数据链路层分为MAC子层和传输子层，图2所示的是UM-BUS的通信协议模型，其中发送端和接受端采用相同通信协议，由物理层采用M-LVDS技术，为设备之间数据通信提供传输媒体及互连结构，为数据传输提供可靠环境。

UM-BUS应用于高可靠嵌入式计算机主从设备通信。通信交互分为两类：主设备与从设备大包数据交互和主设备对从设备控制的命令交互。因此设计两种通信数据包，即用于大数据传输的长包数据和用于命令和状态回复的短包数据。总线协议为短包数据和长包数据(主体数据)分配了不同的数据空间，即I/O空间和存储器空间。同时，UM-BUS还定义了配置空间，配置空间可以存储设备号、销售商号、从设备基地址等信息。主设备可对这两种地址空间进行读/写访问，即配置空间读，配置空间写，I/O空间读，I/O空间写，存储器空间读，存储器空间写。配置空间和I/O空间由命令头寄存器实现，存储器空间由数据缓冲存储器实现。从设备在收到主设备的访问命令后，执行命令规定的操作后，通过应答包向主设备回复执行状态及数据，包括回复命令正确与否或者返回主设备需要的数据。从设备的应答包分为两种：带数据的状态回复和不带数据的状态回复。将这些数据统一设计为两种数据格式，即长包数据与短包数据。

如表1所示为总线通信协议数据帧格式。总线协议采用数据包的形式在协议的各层间进行数据通信。协议数据包由16B的命令头和N字节的主体数据构成。其中16B的命令头分配的地址空间为I/O空间，与处理层和数据链路层互传信息。N字节主体数据分配的地址空间为存储器空间，此空间是直接开放给上层应用的一片存储区域，属于协议的应用层，同时与数据链路层相连。N在协议实现时采用1024字节，即N＝1024B。

表1通信协议数据帧格式

16ByteN Byte命令头主体数据

根据读写数据类型和大小的不同，UM-BUS协议定义了两种数据包，短包数据和长包数据。短包数据只包括命令头，具体格式如表2所示。

表2短包数据帧格式

长包数据包含了命令头与Nbyte的主体数据，数据包长度相对短包数据有所加大，因此称为长包数据。其帧格式如表3所示。

表3长包数据帧格式

信号在总线上传输时不可避免的会发生突发错误，因此总线的错误控制显得尤为重要。

发明内容

为了提高总线系统的可靠性，本发明提供一种动态可重构高速串行总线中的错误控制方法，实现对总线上数据实时、快捷的检错需求。