[发明专利]鳍式场效应晶体管及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管及其形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，即使采用后栅工艺制作的场效应管也已经无法满足对器件性能的需求，多栅器件获得到了广泛的关注，其中，鳍式场效应晶体管（Fin FET）是一种常见的多栅器件。

图1至图5为现有鳍式场效应晶体管形成过程的结构示意图，图2为图1沿AB方向的剖面结构示意图。

请参考图1，提供半导体衬底10，所述半导体衬底10上具有若干凸起的鳍部11，在相邻鳍部11之间的半导体衬底10上具有隔离结构12，所述隔离结构12的顶部表面低于所述鳍部11的顶部表面，鳍部11的侧壁和顶部表面具有栅极结构13。

请参考图2，形成覆盖所述半导体衬底10、栅极结构13、隔离结构12和部分鳍部11表面的第一掩膜层18，所述第一掩膜层18中具有暴露栅极结构13两侧的部分鳍部11表面的第一开口（图中未标示）；沿第一开口刻蚀栅极结构13两侧暴露的鳍部11，形成凹槽14。

请参考图3，采用选择性外延工艺在所述凹槽14（参考图2）中填充满应力材料，形成嵌入式源/漏极19。

请参考图4，去除所述第一掩膜层18（参考图3）；形成覆盖所述半导体衬底10和栅极结构13的介质层15；在所述介质层15上形成第二掩膜层20，所述第二掩膜层20具有暴露介质层15表面的第二开口（图中未标示）；以所述第二掩膜层20为掩膜，沿第一开口刻蚀所述介质层15，在介质层15中形成暴露嵌入式源/漏极19表面的通孔16。

请参考图5，在通孔106（参考图4）中填充满金属，形成金属插塞17。

现有的鳍式场效应晶体管的形成工艺较为复杂，且所述金属插塞与源/漏极之间的接触电阻较大，影响鳍式场效应晶体管的性能。

发明内容

本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，可以简化鳍式场效应晶体管的形成工艺，提高鳍式场效应晶体管的性能。

为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有鳍部，所述鳍部上具有若干横跨所述鳍部侧壁和顶部的栅极结构，所述栅极结构两侧具有侧墙；形成覆盖所述鳍部、栅极结构、侧墙和半导体衬底的介质层，所述介质层的表面高于栅极结构的顶部表面；刻蚀所述介质层，形成开口，所述开口暴露出相邻栅极结构之间的鳍部表面和侧墙表面；沿所述开口刻蚀所述鳍部，在鳍部中形成凹槽；在所述凹槽内形成源/漏极；在所述开口内形成位于所述源/漏极表面和开口内壁表面的界面层；在所述界面层表面形成填充满所述开口的金属插塞，所述界面层使源/漏极和金属插塞之间的势垒降低。

可选的，所述界面层为单层结构或双层结构。

可选的，所述单层结构的界面层为金属氧化物层。

可选的，所述双层结构的界面层的材料包括位于所述源/漏极表面、开口内壁表面上的氧化硅层和位于所述氧化硅表面的金属氧化物层。

可选的，所述金属氧化物层的材料为氧化钛、氧化钨、氧化铝或氧化镧。

可选的，所述界面层的厚度小于0.3nm。

可选的，形成所述界面层的方法为原子层沉积工艺。

可选的，所述金属插塞包括位于界面层表面的阻挡层和位于所述阻挡层表面的金属层。

可选的，所述金属层的材料为钨或钛。

可选的，所述阻挡层的材料为氮化钛或氮化钨。

可选的，所述阻挡层的形成工艺为原子层沉积工艺或化学气相沉积工艺。

可选的，所述开口包括第一部分和第二部分，第一部分位于相邻的栅极结构之间，且第一部分暴露出相邻的栅极结构之间的侧墙的表面和鳍部的表面，第二部分位于第一部分上方的介质层中，第二部分的宽度大于第一部分的宽度。

可选的，所述侧墙的材料与介质层的材料不相同。

可选的，采用外延沉积工艺，在所述凹槽内填充满应力材料，形成所述源/漏极。

可选的，所述应力材料为硅锗或碳化硅，所述应力材料的形成工艺为选择性外延。