[发明专利]带有通过电阻器电路互联的载流区域和隔离结构的半导体器件和驱动电路、及其制作方法

说明书

技术领域

实施例通常涉及半导体器件及其制作方法，更具体地说，涉及带有隔离结构的横向扩散金属氧化物半导体(LDMOS)器件。

背景技术

在某些包括电感负载的片上系统（SOC）应用中，某些节点在切换期间可以会经历负电位，这可以会导致将显著的电流注入到衬底。注入到衬底的载荷子可以干扰相邻电路，从而不利地影响其运作。

因此，就不断需要可以克服这一困难和提供改进性能的改进的器件结构、材料以及制作方法。还期望采用的方法、材料以及结构与现今制作能力和材料相容，并且不需要对可用的制作程序进行实质性修改或不需要大幅增加制作成本。此外，结合附图和前述的技术领域和背景，从后续的详细说明书和所附的权利要求中来看，各个实施例的其它所需特征和特性将变得显而易见。

附图说明

结合以下附图，以下的实施例将会得到描述，其中类似的数字表示类似的元素，以及

图1是根据一个实施例的包括被配置以驱动包括电感负载的外部电路的驱动电路的电子系统的简化示意图；

图2是根据一个实施例的N型、横向扩散金属氧化物半导体场效应晶体管（NLDMOSFET）的截面图，带有连接在PLDMOSFET的漏极区域和隔离结构之间的电阻器电路；

图3是根据一个实施例的图2的NLDMOSFET的简化电路表征；

图4根据一个替代实施例，是图2的NLDMOSFET的简化电路表征，带有包括与肖特基二极管串联的电阻网络的电阻器电路；

图5是根据另一个替代实施例的图2的NLDMOSFET的简化电路表征，带有包括与肖特基二极管并联的电阻网络的电阻器电路；

图6是根据另一个替代实施例的图2的NLDMOSFET的简化电路表征，带有包括与PN结二极管串联的电阻网络的电阻器电路；

图7是根据另一个替代实施例的图2的NLDMOSFET的简化电路表征，带有包括与PN结二极管并联的电阻网络的电阻器电路；

图8是根据一个实施例的一个P型、横向扩散金属氧化物半导体场效应晶体管（PLDMOSFET）的截面图，带有连接在PLDMOSFET的源极区域和隔离结构之间的电阻器电路；

图9是根据一个实施例的图8的PLDMOSFET的简化电路表征；

图10根据一个替代实施例，是图8的PLDMOSFET的简化电路表征，带有包括与肖特基二极管串联的电阻网络的电阻器电路；

图11是根据另一个替代实施例的图8的PLDMOSFET的简化电路表征，带有包括与肖特基二极管并联的电阻网络的电阻器电路；

图12根据一个替代实施例，是图8的PLDMOSFET的简化电路表征，带有包括与PN结二极管串联的电阻网络的电阻器电路；

图13是根据另一个替代实施例的图8的PLDMOSFET的简化电路表征，带有包括与PN结二极管并联的电阻网络的电阻器电路；以及

图14是示出了根据各种实施例的一种形成图2和图8中所说明的器件的方法，并且将这些器件合并到一个带有电感负载的系统的简化流程图。

具体实施方式

以下的详细说明仅仅是示例的，不旨在限定本发明的实施例或本申请以及各种实施例的使用。此外，也不旨在被先前技术领域、背景、或以下详细说明中呈现的任何明示或暗示的理论所限定。

为了简便以及清晰的说明，附图示出了构造的一般方式，并且说明书以及众所周知的特征和技术的细节可以被省略以避免不必要地模糊实施例的说明。此外，附图中的元素不一定按比例绘制。例如，附图中的一些元素或区域的尺寸相对于其它元素或区域可以被放大以帮助提高对本发明各种实施例的理解。