[发明专利]读取电路及具有读取电路的记忆装置

说明书

技术领域

本发明是有关于一种读取电路，特别是有关于一种用以读取记忆胞的读取电路。

背景技术

存储器的主要功用是储存数据，大致上可分成非挥发性存储器（Non-vol atile memory）以及挥发性存储器（volatile memory）。挥发性存储器需要电力来维持它所储存的数据，而非挥发性存储器不需电力来维持它所储存的数据。不论是非挥发性存储器或是挥发性存储器，均是利用许多记忆胞储存数据。在读取记忆胞所储存的数据时，若无法提供正确的电压准位予记忆胞，则可能无法读取到正确的数据。

发明内容

本发明的目的在于提供一种读取电路，能够在读取记忆胞所存储数据时，准确提供正确的电压准位予记忆胞，读取到正确的数据。

本发明提供一种读取电路，用以读取一第一记忆胞的数据，并包括一电压产生单元、一漏极偏压单元、一参考单元以及一比较单元。电压产生单元包括一回授装置、一第一低临界电压晶体管、一第一负载以及一模拟装置。回授装置根据一参考信号以及一回授信号，产生一控制电压。第一低临界电压晶体管接收控制电压。模拟装置耦接第一低临界电压晶体管，用以提供回授信号，并具有一电性特征。模拟装置的电性特征与第一记忆胞的电性特征相同。第一负载串联第一低临界电压晶体管。漏极偏压单元包括一第二低临界电压晶体管以及一第二负载。第二低临界电压晶体管耦接该第一记忆胞，并根据该控制电压而动作。第二负载与第二低临界电压晶体管耦接于一第一节点。参考单元包括一第三低临界电压晶体管以及一第三负载。第三低临界电压晶体管耦接一参考记忆胞，并根据控制电压而动作。第三负载与第三低临界电压晶体管耦接一第二节点。比较单元比较第一及第二节点的电压，用以产生一输出数据。输出数据即为第一记忆胞所储存的数据。

本发明的有益技术效果在于：通过本发明所提供的读取电路能够及时准确的提供正确的电压准位予记忆胞，读取到正确的数据。

为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下：

附图说明

图1为本发明的记忆装置的一可能实施例。

图2为本发明的读取电路的一可能实施例。

图3-图4为本发明的读取电路的其它可能实施例。

附图标记

具体实施方式

图1为本发明的记忆装置的一可能实施例。如图所示，记忆装置100包括一写入电路110、一核心阵列120、一参考电路130以及一读取电路140。本发明并不限定记忆装置100的种类。在一可能实施例中，记忆装置100可为挥发性存储器或是非挥发性存储器。在本实施例中，记忆装置100为或非门（NOR）型态的快闪存储器。

写入电路110根据一输入信号IN，将一外部数据（未显示）写入核心阵列120中。在一可能实施例中，写入电路110通过至少一接脚（未显示），接收外部数据。本发明并不限定写入电路110的架构。只要能够将数据写入核心阵列的电路架构，均可作为写入电路110。在一可能实施例中，写入电路110具有至少一解码装置（未显示）。解码装置解码输入信号IN，用以产生一位址信息，再根据位址信息，将外部数据写入核心阵列120中。在另一可能实施例中，写入电路110更包括多个暂存器，用以暂存外部数据。

核心阵列120具有多个记忆胞（未显示）。该等记忆胞可能以阵列方式排列。本发明并不限定记忆胞的内部架构。在其它实施例中，只要能够储存数据的电路架构，均可作为记忆胞。

参考电路130储存一参考准位。在一可能实施例中，参考电路130包括至少一记忆胞，用以储存该参考准位。在一可能实施例中，参考电路130可整合于读取电路140之中。在本实施例中，参考电路130内的记忆胞的架构与核心阵列120内的记忆胞的架构相同。在其它实施例中，当记忆装置120为NAND型态快闪存储器时，则可省略参考电路130。在此例中，参考准位可能储存在核心阵列120、读取电路140或其它暂存器中。

读取电路140获取核心阵列120所储存的数据，用以产生一获取准位，再比较获取准位与参考准位，用以判断记忆胞所储存的数据为0或1。读取电路140根据判断结果，产生输出信号OUT。在一可能实施例中，读取电路140每次读取并输出4、8、16、32或64位元的数据。