[发明专利]晶体管及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管及其形成方法。

背景技术

晶体管作为最基本的半导体器件目前正被广泛应用，随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短；然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高晶体管沟道区的应力，以提高载流子迁移率，进而提高晶体管的驱动电流，减少晶体管中的漏电流。

现有技术提高晶体管沟道区的应力的方法为，在晶体管的源/漏区形成应力层，其中，PMOS晶体管的应力层的材料为硅锗（SiGe），硅和硅锗之间因晶格失配形成的压应力，从而提高PMOS晶体管的性能；NMOS晶体管的应力层的材料为碳化硅（SiC），硅和碳化硅之间因晶格失配形成的拉应力，从而提高NMOS晶体管的性能。

现有技术具有应力层的晶体管形成过程的剖面结构示意图，如图1至图3所示，包括：

请参考图1，提供半导体衬底10，所述半导体衬底10表面具有栅极结构11。

请参考图2，在所述栅极结构11两侧的半导体衬底10内形成开口12。

请参考图3，在所述开口12内形成应力层13，所述应力层13的材料为硅锗或碳化硅。在形成应力层13之后，在所述应力层13内注入p型离子或n型离子，在栅极结构11两侧的应力层13内形成源区和漏区。

然而，现有技术形成的具有应力层的晶体管中依旧容易产生漏电流。

发明内容

本发明解决的问题是提供一种晶体管及其形成方法，减少晶体管的漏电流，提高晶体管的性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底，所述衬底包括绝缘层、以及位于绝缘层表面的半导体层，所述半导体层表面具有若干栅极结构；刻蚀相邻栅极结构之间的半导体层直至暴露出绝缘层为止，形成开口；在所述开口的侧壁表面形成第一应力层；在形成第一应力层之后，在所述开口内填充介质层，所述介质层的表面低于半导体层表面；在形成介质层之后，在所述第一应力层和介质层表面形成填充满开口的第二应力层。

可选的，所述第一应力层包括第一部分和第二部分，所述第二部分到开口底部的距离大于第一部分到开口底部的距离，所述第一部分表面到开口侧壁的距离小于或等于第二部分表面到开口侧壁的距离。

可选的，所述第一应力层的第一部分表面相对于绝缘层表面倾斜，所述第一应力层的第二部分表面相对于绝缘层表面垂直。

可选的，所述第一部分表面的晶向为<111>。

可选的，所述第一应力层的表面相对于绝缘层表面倾斜，使开口底部的宽度尺寸大于开口顶部的宽度尺寸。

可选的，所述第一应力层表面的晶向为<111>。

可选的，所述第一应力层暴露出开口底部的部分侧壁表面。

可选的，所述第一应力层或第二应力层的材料为硅锗、硅、碳化硅、锗或III-V族化合物。

可选的，所述第一应力层或第二应力层的形成工艺为选择性外延沉积工艺。

可选的，所述第一应力层的底部表面相对于绝缘层表面倾斜，所述第一应力层的底部表面的晶向为<111>。

可选的，所述第一应力层和第二应力层的形成工艺为选择性外延沉积工艺；其中，第一应力层的外延方向与半导体层的表面平行。

可选的，所述介质层的材料的介电常数大于2.0，所述介质层的形成工艺为：采用流体化学气相沉积工艺在开口内、第一应力层表面、栅极结构表面以及半导体层表面形成介质薄膜；采用回刻蚀工艺去除第一应力层顶部表面、栅极结构表面以及半导体层表面的介质薄膜。

可选的，所述介质层的材料为氧化硅。

可选的，所述开口的形成工艺为各向异性的干法刻蚀工艺，所述开口的侧壁相对于半导体层表面垂直。

可选的，所述衬底为绝缘体上硅衬底，所述半导体层的材料为单晶硅，所述半导体层表面的晶向为<100>或<110>。

可选的，所述栅极结构包括：位于半导体层表面的栅介质层、位于栅介质层表面的栅电极层以及位于栅介质层和栅电极层两侧的半导体层表面的侧墙。

可选的，还包括：在第二应力层表面形成接触层，在衬底、栅极结构和接触层表面形成层间介质层，在所述层间介质层内形成与接触层电连接的导电插塞。