[发明专利]配线电路基板及其制造方法

说明书

技术领域

本发明涉及一种配线电路基板，详细而言，本发明涉及一种适用于安装在硬盘驱动器中的带电路的悬挂基板的配线电路基板及其制造方法。

背景技术

带电路的悬挂基板包括：金属支承基板；基底绝缘层，其形成在金属支承基板之上；以及导体层，其形成在基底绝缘层之上并具有用于与磁头连接的磁头侧端子。并且，在该带电路的悬挂基板上安装磁头，使磁头与磁头侧端子连接，使载荷臂支承金属支承基板，从而将该带电路的悬挂基板安装在硬盘驱动器中。

近年来，研究将这种带电路的悬挂基板与各种电子元件、例如压电元件等连接以对磁头的位置和角度进行精密地调节的方法等。由于这样的电子元件的耐热性较低，因此需要借助导电性粘接剂等在较低温度下将该电子元件与电子元件侧端子（该电子元件侧端子是形成于导体层的、与磁头侧端子不同的端子）电连接。

与借助熔融软钎料对耐热性较低的电子元件与电子元件侧端子进行的高温连接相比，在借助导电性粘接剂对耐热性较低的电子元件与电子元件侧端子进行低温连接时，由于导电性粘接剂与电子元件侧端子间的连接强度（贴紧力）较低，因此要求充分地提升该连接强度。

对于该点，提出有以下一种方案：在配线基板的导电层中的圆形状的连接盘上设有槽（贯通槽），该槽以沿着连接盘的周向在导电层的厚度方向上贯通导电层的方式形成（例如，参照日本特开2010－251619号公报。）。在日本特开2010－251619号公报所记载的配线基板中，导电性膏剂与连接盘的上表面相接触并被充填到槽内。并且，由于连接盘的上表面和槽的内侧面均与导电性膏剂相接触，因此，使连接盘与导电性膏剂接触的接触面积增大，从而提升了贴紧力。

但是，在日本特开2010－251619号公报的配线基板中，连接盘的上表面和槽的内侧面仅与导电性膏剂相接触，因此，在使连接盘与导电性膏剂接触的接触面积增大时存在极限。

另一方面，还尝试通过对电子元件侧端子的表面进行粗糙化处理并基于锚固效果来提升导电性粘接剂与电子元件侧端子间的贴紧力的方法。但是，在这样的方法中，需要另行设置用于对电子元件侧端子进行粗糙化处理的工序，这会花费相应的劳力和时间，从而存在制造成本增大这样的问题。

发明内容

本发明的目的在于提供一种能够提升电子元件与端子间的连接可靠性的配线电路基板和能够简便且低成本地制造该配线电路基板的配线电路基板的制造方法。

本发明提供一种配线电路基板，其特征在于，该配线电路基板包括：配线；以及端子，其与上述配线连续地形成，用于在厚度方向一表面上与电子元件电连接，上述端子在上述厚度方向一表面上包括：凸部，其向厚度方向一侧突出；以及覆盖层，其覆盖上述凸部的上述厚度方向一侧的端部。

采用这种结构，端子形成有向厚度方向一侧突出的凸部和覆盖凸部的厚度方向一侧的端部的覆盖层。

因此，与端子的厚度方向一表面形成为平坦的情况相比，能够根据在端子的厚度方向一表面上形成的凸部和在凸部的厚度方向一侧的端部形成的覆盖层来使供与电子元件连接的端子的面积相应地增大。

尤其是，由于不仅在端子的厚度方向一表面上形成有凸部，而且在凸部的厚度方向一侧的端部还形成有覆盖层，因此，与仅形成有凸部的情况相比，能够使供与电子元件连接的端子的面积进一步增大。

其结果，能够提升电子元件与端子间的连接可靠性。

另外，在本发明的配线电路基板中，优选上述端子以借助导电性粘接剂与上述电子元件连接的方式使用。

采用这种结构，由于充分确保了供与电子元件连接的端子的面积，因此能够提升导电性粘接剂与端子间的贴紧力。

因此，能够使用导电性粘接剂来将端子和电子元件可靠地连接。

另外，在本发明的配线电路基板中，优选上述配线和上述端子一体地包含于导体图案上，且该配线电路基板还包括形成于上述导体图案的上述厚度方向一侧的基底绝缘层，上述基底绝缘层形成有使上述端子的上述厚度方向一表面暴露的基底开口部。

采用这种结构，能够使由基底绝缘层的基底开口部划分出的端子的厚度方向一表面暴露。

因此，能够利用基底绝缘层来抑制导体图案的端子以外的部分与其他构件间的短路，并能够使端子的自基底开口部暴露出的部分与电子元件相连接。

另外，在本发明的配线电路基板中，优选上述覆盖层包括由与上述基底绝缘层相同的材料形成的第1覆盖层。

采用这种结构，基底绝缘层和第1覆盖层由相同的材料形成。

因此，能够利用基底绝缘层和导体图案间的贴紧力来使第1覆盖层贴紧于凸部。