[发明专利]存储器控制器

权利要求书

1.一种存储器控制器，其特征在于，具备：

第1接口，其接收锁定请求及指定逻辑地址的访问请求的输入；

第2接口，其连接于非易失性存储器；

缓存部，其缓存上述逻辑地址与上述非易失性存储器的物理地址的对应信息；

翻译部，其通过参照上述缓存部，将上述访问请求所指定的逻辑地址翻译为上述物理地址；

访问部，其对上述翻译后的物理地址所表示的位置进行与上述访问请求相应的访问；以及

锁定部，其禁止上述缓存部所具备的缓存行的重填。

2.权利请求1所述的存储器控制器，其特征在于，

上述第1接口部接收解锁请求的输入，

上述锁定部根据上述解锁请求，解除上述缓存行的重填的禁止。

3.权利请求2所述的存储器控制器，其特征在于，

上述锁定请求及上述解锁请求包含缓存行的指定。

4.权利请求3所述的存储器控制器，其特征在于，

上述访问请求包含标志及缓存行的指定，

上述锁定部，在由上述访问请求指定的缓存行的重填被禁止的情况下，禁止由上述标志为无效的访问请求引起的重填，许可由上述标志为有效的访问请求引起的重填。

5.权利请求2所述的存储器控制器，其特征在于，

上述锁定请求及上述解锁请求包含逻辑地址的范围的指定，

上述锁定部，

禁止缓存有与上述锁定请求所指定的范围对应的条目的缓存行的重填；

解除与上述解锁请求所指定的范围对应的缓存行的重填的禁止。

6.权利请求1所述的存储器控制器，其特征在于，

上述非易失性存储器是NAND型的闪速存储器。

7.一种存储器控制器，其特征在于，

第1接口，其接收指定逻辑地址的访问请求的输入；

第2接口，其连接于非易失性存储器；

缓存部，其缓存上述逻辑地址与上述非易失性存储器的物理地址的对应信息；

翻译部，其通过参照上述缓存部，将上述访问请求所指定的逻辑地址翻译为上述物理地址；

访问部，其对与上述翻译部计算出的物理地址相应的上述非易失性存储器的位置进行与上述访问请求相应的访问；

访问模式记录部，其记录对上述非易失性存储器的访问模式；以及

锁定部，其根据由上述访问模式记录部进行的记录，禁止上述缓存部所具备的缓存行的重填。

8.权利请求7所述的存储器控制器，其特征在于，

上述锁定部根据上述访问模式记录部所记录的访问模式，解除重填的禁止。

9.权利请求8所述的存储器控制器，其特征在于，

上述锁定部，在禁止了重填的缓存行数超过预先确定的行数阈值的情况下，根据上述访问模式记录部所记录的访问模式，从禁止了重填的缓存行之中选择缓存行，解除上述所选择的缓存行的重填的禁止。

10.权利请求7所述的存储器控制器，其特征在于，

上述记录部所记录的访问模式是缓存行单位的对应信息所对应的每个逻辑地址空间的访问之间的重填数。

11.权利请求10所述的存储器控制器，其特征在于，

上述锁定部，禁止上述记录部所记录的重填数比上述缓存部所具备的缓存行数大而比预先确定的重填数阈值小的缓存行的重填。

12.权利请求11所述的存储器控制器，其特征在于，

上述锁定部解除禁止了重填的缓存行之中未被访问且经过了预定时间的缓存行的重填的禁止。

13.权利请求8所述的存储器控制器，其特征在于，

上述记录部所记录的访问模式是缓存行单位的对应信息所对应的每个逻辑地址空间的访问之间的重填数。

14.权利请求13所述的存储器控制器，其特征在于，

上述锁定部，

禁止上述记录部所记录的重填数比上述缓存部所具备的缓存行数大且比预先确定的重填数阈值小的缓存行的重填，

解除上述记录部所记录的重填数比上述缓存部所具备的缓存行数小或比上述预先确定的重填数阈值大的缓存行的重填的禁止。