[发明专利]像素驱动电路及其驱动方法、阵列基板、显示装置

权利要求书

1.一种像素驱动电路，包括像素薄膜晶体管和存储电容，所述像素薄膜晶体管的栅极连接栅线，所述像素薄膜晶体管的第一端连接数据信号，所述像素薄膜晶体管的第二端连接所述存储电容的第一端，所述存储电容的第二端接地，其特征在于，所述像素驱动电路还包括：

跟随模块，所述跟随模块连接所述存储电容的第一端，所述跟随模块用于当栅极扫描信号由高电平跳变为低电平时，维持所述存储电容两端的电压差。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述跟随模块包括：

第一开关管组，所述第一开关管组包括至少一个开关管，所述第一开关管组的开关管的栅极连接第一时钟信号，所述第一开关管组的开关管的第一端连接所述存储电容，所述第一开关管组的开关管的第二端连接第一电阻的第一端；

第一电阻，所述第一电阻的第一端连接所述第一开关管的开关管的第二端，所述第一电阻的第二端连接第二开关管组的开关管的第一端；

第二开关管组，所述第二开关管组包括至少一个开关管，所述第二开关管组的开关管的栅极连接所述存储电容，所述第二开关管组的开关管的第一端连接所述第一电阻的第二端，所述第二开关管组的开关管的第二端接地；

第二电阻，所述第二电阻的第一端连接所述数据信号，所述第二电阻的第二端连接第三开关管组的开关管的第一端；

第三开关管组，所述第三开关管组包括至少一个开关管，所述第三开关管组的开关管的栅极连接所述存储电容，所述第三开关管组的开关管的第一端连接所述第二电阻的第二端，所述第三开关管组的开关管的第二端接地。

3.根据权利要求2所述的像素驱动电路，其特征在于，

所述第一开关管组、所述第二开关组和所述第三开关组都包括两个开关管；

所述第一开关管组的两个开关管的栅极相连，所述第一开关管组的两个开关管的第一端相连，所述第一开关管组的两个开关管的第二端相连；

所述第二开关管组的两个开关管的栅极相连，所述第二开关管组的两个开关管的第一端相连，所述第二开关管组的两个开关管的第二端相连；

所述第三开关管组的两个开关管的栅极相连，所述第三开关管组的两个开关管的第一端相连，所述第三开关管组的两个开关管的第二端相连。

4.根据权利要求2或3所述的像素驱动电路，其特征在于，

当所述栅极扫描信号的高电平跳变为低电平时，所述第一时钟信号由低电平跳变为高电平。

5.根据权利要求2或3所述的像素驱动电路，其特征在于，

所述第二开关管组的开关管与所述第三开关管组的开关管相同。

6.根据权利要求2或3所述的像素驱动电路，其特征在于，

所述第一电阻的阻值与所述第二电阻的阻值相等。

7.一种像素驱动电路的驱动方法，其特征在于，包括：

在第一时刻，栅极扫描信号由低电平跳变为高电平，像素薄膜晶体管打开，数据信号通过所述像素薄膜晶体管输入存储电容，所述存储电容充电，同时，第二开关管组和第三开关管组中的开关管打开；

在第二时刻，栅极扫描信号由高电平跳变为低电平，第一时钟信号由低电平跳变为高电平，第一电阻的第一端通过第一开关管组的开关管与存储电容连接，所述第二开关管组和第三开关管组中的开关管尚未关断，所述第二开关管组的开关管、所述第三开关管组的开关管、所述第一电阻和所述第二电阻形成镜像电流源，维持所述存储电容两端的电压差；

在第三时刻，第一时钟信号由高电平跳变为低电平，所述第一开关管组中的开关管关断。

8.一种阵列基板，其特征在于，包括如权利要求1-6任一项所述的像素驱动电路。

9.一种显示装置，其特征在于，包括如权利要求8所述的阵列基板。