[发明专利]静态随机存储器结构

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种静态随机存储器结构。

背景技术

在大规模集成电路应用中，静态随机存储器（SRAM：Static Random Access Memory）是一种广泛使用的片上存储器，与动态随机存储器（DRAM：Dynamic Random Access Memory）不同，静态随机存储器只要为其供电即可保存数据，并不需要额外的刷新。因此静态随机存储器具有高速和低功耗的优点。

图1示出了现有技术的静态随机存储器的电路结构示意图。主流的静态随机存储器包含六个晶体管（6T SRAM），如图1所示，所述6T SRAM包括第一上拉PMOS晶体管PU1、第二上拉PMOS晶体管PU2、第一下拉NMOS晶体管PD1和第二下拉NMOS晶体管PD2，所述第一上拉PMOS晶体管PU1和所述第二上拉PMOS晶体管PU2的源极连接电源V_DD，所述第一下拉NMOS晶体管PD1和所述第二下拉NMOS晶体管PD2的源极接地V_SS，所述第一上拉PMOS晶体管PU1和所述第一下拉NMOS晶体管PD1构成第一反相器，所述第二上拉PMOS晶体管PU2和第二下拉NMOS晶体管PD2构成第二反相器，所述第一反相器的输出端与所述第二反相器的输入端电连接，形成第一存储节点Q，所述第二反相器的输入端与所述第一反相器的输出端连接，形成第二存储节点QN，由于所述第一反相器与所述第二反相器交叉耦合，构成锁存电路，当下拉一个存储节点至低电位时，则另一个存储节点被上拉至高电位。所述第一存储节点Q和第二存储节点QN分别与第一传输门PG1和第二传输门PG2连接，第一传输门PG1和第二传输门PG2的栅极与第一字线WL1相连，当第一字线WL1电压切换到系统高电压，第一传输门PG1和第二传输门PG2被开启，允许通过第一位线BL1和第二位线BL2对存储节点进行读取和写入；当第一字线WL1电压切换到系统低电压时，第一传输门PG1和第二传输门PG2被关闭，位线BL1和BL2与存储节点相隔离。

然而现有的6T SRAM结构在进行读取和写入时都是通过第一传输门晶体管PG1和第二传输门晶体管PG2进行，从而导致在同一时序中，现有的6TSRAM结构只能进行读取或写入操作，而两项操作不能同时进行，使得6T SRAM结构的读取写入速度较慢。因此，现有技术中，为了提高SRAM单元的读取写入速度，提出了双端SRAM（Dual Port SRAM），请继续参考图1，如图1所示，现有的双端SRAM通过在6T SRAM结构的基础上增加第三传输门PG3和第四传输门PG4构成8T SRAM。所述的第三传输门PG3和第四传输门PG4分别与第一存储节点Q和第二存储节点QN连接，第三传输门PG3和第四传输门PG4的栅极与第二字线WL2相连，当第二字线WL2电压切换到系统高电压，第三传输门PG3和第四传输门PG4被开启，用于通过第三位线BL3和第四位线BL4对存储节点进行读取和写入，当第二字线电压WL2切换到系统低电压时，第三传输门PG3和第四传输门PG4被关闭，位线BL3和BL4与存储节点隔离。通过这一改进之后，在同一时序内，双端SRAM结构可以通过第一字线WL1和第二字线WL2对存储节点同时进行读取或写入操作，大大提高了SRAM单元的读取写入速率。

但是，现有技术的双端SRAM的读写稳定性不高。

发明内容

本发明解决的问题是提升静态随机存储器的读写稳定性。

为解决上述问题，本发明提供了一种静态随机存储器结构，包括：存储区，所述存储区具有第一存储节点和与所述第一存储节点互补的第二存储节点；读取区，所述读取区包括第一读取传输管和第二读取传输管，所述第一读取传输管的栅极和所述第二读取传输管的栅极与读取字线电连接，所述第一读取传输管的漏极和源极分别与第一读位线和第一存储节点电连接，所述第二读取传输管的漏极和源极分别与第二读位线和第二存储节点电连接；写入区，所述写入区包括第一写入传输管和第二写入传输管，所述第一写入传输管的栅极和所述第二写入传输管的栅极与写入字线电连接，所述第一写入传输管的漏极和源极分别与第一写位线和第一存储节点电连接，所述第二写入传输管的漏极和源极分别与第二写位线和第二存储节点电连接。

可选的，所述第一读取传输管与所述第二读取传输管的结构相同。

可选的，所述第一写入传输管与所述第二写入传输管的结构相同。

可选的，所述第一读取传输管和所述第二读取传输管与所述第一写入传输管和所述第二写入传输管的结构相同或者不同。