[发明专利]金属栅极晶体管的形成方法及半导体器件

说明书

技术领域

本发明属于半导体技术领域，特别是涉及一种金属栅极晶体管的形成方法，以及一种半导体器件。

背景技术

随着半导体技术的发展，多晶硅型晶体管由于漏电流大、功耗大等问题，已经不能满足小尺寸半导体工艺的要求。因此，提出了金属栅极型晶体管。

现有一种金属栅极晶体管的形成方法包括：如图1所示，提供衬底1，在衬底1上由下至上依次形成栅介质层、功函数层、伪栅材料层，对所述伪栅材料层、功函数层及栅介质层进行刻蚀，形成由栅介质层2、功函数层3及伪栅极（dummy gate）4构成的堆栈结构5，其中，栅介质层2、功函数层3、伪栅极4三者的侧壁位于同一平面上；进行离子注入，以在堆栈结构5两侧的衬底1内形成源极和漏极（未图示），离子注入之后，进行快速热退火处理。

但是在制作金属栅极晶体管的过程中会发现，形成堆栈结构5之后的几个高温制程（如离子注入、快速热退火等工艺的温度均大于300℃），会造成栅介质层2及功函数层3收缩，使得栅介质层2和功函数层3的宽度小于伪栅极4的宽度（第一方向上的尺寸，所述第一方向与沿源极至漏极的方向平行），栅介质层2和功函数层3的长度小于伪栅极4的宽度（第二方向上的尺寸，所述第二方向与沿源极至漏极的方向垂直）。这样一来，当去除伪栅极4并形成金属栅极之后，金属栅极的宽度会大于栅介质层2及功函数层3的宽度，金属栅极的长度会大于栅介质层2及功函数层3的长度，影响了晶体管的性能。

为了解决这个问题，现有一种解决方法是：如图2所示，在刻蚀伪栅材料层、功函数层及栅介质层以形成堆栈结构5的过程中，控制刻蚀工艺的条件，使得栅介质层2的侧壁21凸出于功函数层3的侧壁31和伪栅极4的侧壁41外，且栅介质层2的侧壁21是倾斜的，即，栅介质层2的侧壁21不垂直于衬底1的表面S。

为了解决这个问题，现有另一种解决方法是：如图3所示，在刻蚀伪栅材料层、功函数层及栅介质层以形成堆栈结构5的过程中，控制刻蚀工艺的条件，使得栅介质层2的侧壁21和功函数层3的侧壁31均凸出于伪栅极4的侧壁41外，且栅介质层2的侧壁21和功函数层3的侧壁31均是倾斜的，即，栅介质层2的侧壁21和功函数层3的侧壁31均不垂直于衬底1的表面S。

由于栅介质层2和功函数层3的侧壁凸出量能够对栅介质层2和功函数层3在后续工艺中的收缩量进行补偿，使得栅介质层2、功函数层3收缩后，栅介质层2、功函数层3的宽度依然不小于金属栅极的宽度，栅介质层2、功函数层3的长度依然不小于金属栅极的长度，故可以防止金属栅极的宽度大于栅介质层2、功函数层3的宽度，以及防止金属栅极的长度大于栅介质层2、功函数层3的长度，提高了晶体管的性能。

但是，上述金属栅极晶体管的形成方法会有以下不足：对刻蚀工艺提出了很大的挑战，包括：通过控制刻蚀工艺的条件，使得栅介质层2、功函数层3的侧壁凸出是非常困难复杂的；很难较为准确地控制栅介质层2、功函数层3的侧壁凸出量。

发明内容

本发明要解决的问题是：提供一种更容易实现的金属栅极晶体管形成方法，使得晶体管中栅介质层的侧壁凸出于伪栅极的侧壁外。

为解决上述问题，本发明提供了一种金属栅极晶体管的形成方法，包括：

提供衬底；

在所述衬底上形成介质层；

在所述介质层上形成伪栅极；

在所述伪栅极的周围形成第一侧墙；

去除未被所述第一侧墙和伪栅极覆盖住的介质层，以形成栅介质层；

形成所述栅介质层之后，去除所述伪栅极，在所述伪栅极所在位置形成金属栅极。

可选的，形成所述伪栅极之前还包括：在所述介质层上形成功函数层；

形成所述伪栅极之后、形成所述第一侧墙之前还包括：去除未被所述伪栅极覆盖住的功函数层；

所述第一侧墙还位于剩余功函数层的周围。

可选的，形成所述伪栅极之前还包括：在所述介质层上形成功函数层；

形成所述第一侧墙之后、形成所述栅介质层之前，还包括：去除未被所述第一侧墙和伪栅极覆盖住的功函数层。

可选的，形成所述伪栅极之前还包括：在所述介质层上形成功函数层；

形成所述伪栅极之后、形成所述第一侧墙之前，还包括：在所述伪栅极的周围形成第二侧墙，然后去除未被所述第二侧墙和伪栅极覆盖住的功函数层；

所述第一侧墙还位于剩余功函数层及第二侧墙的周围。