[发明专利]改善刻蚀后关键尺寸均匀性的方法

说明书

技术领域

本发明半导体制造领域，涉及一种双重图形化方法，特别是涉及一种改善刻蚀后关键尺寸均匀性的方法。

背景技术

半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。而光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点进入到65纳米、45纳米，甚至更低的32纳米，现有的193nm的ArF光源光刻技术已经无法满足半导体制造的需要。多年以来，光刻技术人员将解决小节点图形制作的方案聚焦在了降低波长及增大数值孔径（NA）上。每一套波长与NA的组合可以解决一定极限的图形尺寸，如今的193nm波长和1.35的NA在实际生产中可以达到的极限是40nm的半节距。并且1.35的NA被认为几乎就是ArF系统的极限，所以减小波长就成了业内人士研究的焦点。波长仅13.5nm的EUV光刻无疑为产业带来了希望，然而尽管EUV光刻的研究已研究多时，并且取得了不小的进展，但是很多配套相关技术依然不够成熟。而其它研究热点技术如多波束无掩膜技术和纳米压印技术也仍然存在有不便与缺陷，亟待加以进一步的改进。

当摩尔定律继续向前延伸的脚步不可逆转的时候，双重图形化技术无疑成为了业界的最佳选择。双重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补45纳米到32纳米甚至更小节点的光刻技术空白。双重图形化技术的原理是将一套高密度的电路图形分解成两套分立的、密度低一些的图形，然后将它们制备到晶圆上。

目前实现双重图形的方法大致分为三类：自对准双重图形、二次刻蚀双重图形和单刻蚀双重图形。其中自对准双重曝光（SADP）技术有能力实现拥有有益线宽和节距控制效果的高密度平行线条。对于任意给定的可以用光刻方法定义的线条，可以在每个侧边使用间隔层，当去除最初的模板材料后，就能有效实现线条密度的加倍。

在自对准双重图形的制作中，对光刻定义的线条线宽的控制是一个很大的挑战，因为线条的线宽将会影响最终的关键尺寸。关键尺寸方面的非均匀性可以由上游的工艺流程引起，例如，光刻。由于光刻的平行特征（例如在基板上所有器件管芯同时暴露）和因素很难控制，例如光源不均匀性，光掩膜上的衍射，温度的不均匀性，光刻胶厚度的不均匀性等，使得光刻后和蚀刻前的基板在器件特征上通常有不均匀性。例如光刻定义的线条线宽过大，就会使得后续刻蚀得到的沟槽宽度呈现奇偶分布，即不均匀分布，这种不均匀性可以导致减少器件产量。因此光刻定义的线条线宽异常的晶圆通常只能返工或报废，造成巨大浪费。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善刻蚀后关键尺寸均匀性的方法，用于解决现有技术中光刻定义的线条线宽异常的晶圆通常只能返工或报废，造成巨大浪费的问题。

为实现上述目的及其他相关目的，本发明提供一种改善刻蚀后关键尺寸均匀性的方法，该方法至少包括以下步骤：

1）提供一基板，所述基板上形成有硬掩模层，所述硬掩膜层上形成有若干平行排列的线条；

2）测试所述线条的线宽；

3）沉积侧壁隔离层，所述侧壁隔离层覆盖所述线条外表面及所述硬掩模表面；

4）根据步骤2）中测得的线宽判断所需刻蚀时间，采用该刻蚀时间对所述侧壁隔离层进行刻蚀，直至在所述线条侧壁留下预设厚度的隔离墙，使相邻隔离墙之间的间隙宽度等于所述线条的线宽；

5）去除所述线条，根据步骤2）中测得的线宽确定刻蚀气体的比例，然后以所述预设厚度的隔离墙为掩模、并采用该比例的刻蚀气体对所述硬掩模层进行刻蚀，在所述硬掩模层中形成若干具有预设底部宽度的开口；

6）以刻蚀后的硬掩膜层为掩模，对所述基板进行刻蚀，在所述基板中形成分布均匀的若干凹槽。

可选地，于所述步骤5）中，所述刻蚀气体为CHF₃与CF₄，其中CHF₃与CF₄的体积比是x:1，0.01≤x≤100。

可选地，于所述步骤5）中，所述刻蚀气体为CH₂F₂与O₂，其中CH₂F₂与O₂的体积比是y:1，0.2≤y≤500。

可选地，所述步骤6）中形成的凹槽的宽度范围是5~2000 nm。

可选地，所述侧壁隔离层通过原子层沉积法得到。

可选地，所述硬掩膜层为单层、双层或多层结构。