[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，随着半导体技术的发展，人们对半导体器件的集成度的要求越来越高，集成电路线宽越来越小，在半导体器件的后段制程（BEOL）中金属互联层越来越多，使得金属电阻率增大，寄生电容增加，最终导致了RC延迟的增大。而随着半导体制造技术的工艺节点的不断缩小，例如当工艺节点发展到20nm及以下，上述问题变得越来越严重。

为了解决RC延迟问题，可采用的可行方案包括采用电阻率更低的金属作为金属层，或者采用介电常数更低的介电材料作为介电层。由于现有技术已经开始广泛采用电阻率更低（相对之前的铝）的铜材料作为金属层，因此，随着工艺节点的不断减小，人们开始越来越关注采用介电常数（k值）更低的介电材料作为介电层来减小RC延迟。在现有技术中，超低k介电材料（ULK）已经被应用于半导体器件的后段制程之中，比如应用于20nm工艺节点的BEOL中。

如图1所示，其示出了现有技术中的半导体器件的制造方法的示意性流程图。在现有技术中，应用超低k介电材料作为介电层的半导体器件的制造方法，一般包括如下步骤：

步骤E1、提供前端器件，在所述前端器件上形成超低k介电层。

示例性的，可以采用化学气相沉积法或物理气相沉积法等方法在前端器件上沉积一层超低k介电材料作为超低k介电层。其中，前端器件是指在BEOL之前形成的器件，在此并不对前端器件的具体结构进行限定。

步骤E2、对所述超低k介电层进行图形化处理，以形成图形化的超低k介电层（即，在超低k介电层中形成沟槽结构）。

其中，图形化处理，主要是在超低k介电层上形成沟槽结构，即，形成图形化的超低k介电层。关于形成的沟槽结构的具体图案，本领域的技术人员可以根据实际需要进行设计，在此亦不进行限定。对超低k介电层进行图形化处理，可以采用各种方式实现，比如采用双重图形技术进行构图或利用一体化刻蚀（All-in-one Etch）的方法进行刻蚀等，在此并不进行限定。其中，对超低k介电层进行刻蚀的方法，一般采用等离子体干法刻蚀，该方法会对超低k介电层在一定程度上造成损伤，导致k值在一定程度上变大。

步骤E3、对该超低k介电层进行清洗。

示例性的，清洗的方法一般采用合适的清洗液进行湿法清洗（wet clean）。

一般而言，在对该超低k介电层进行图形化处理（通常采用刻蚀的方法）之后，需要对该超低k介电层进行清洗处理，以去除图形化过程中产生的残留物，如刻蚀产生的聚合物残留等。然而，清洗的过程一般会产生湿气，而该湿气会影响最终制得半导体器件的性能。而如不进行清洗，则残留物也会影响半导体器件的性能。

并且，在该半导体器件的制造方法中，在对该超低k介电层进行图形化（主要为刻蚀）处理以及进行清洗的过程中，一般均会对低k介电层造成损伤（会造成介电层的k值变大），当然，损伤主要来自图形化过程中的刻蚀工艺（比如等离子体干法刻蚀）。

虽然在后续的形成阻挡层（barrier layer）/种子层（seed layer）的工艺中，除气（degas）处理可在一定程度上缓解上述问题。然而，当除气（degas）处理的时间大于180秒时，将造成更恶劣的问题，会导致后续形成的金属层中出现空洞（void）的问题更加严重，因而严重影响最终制得的半导体器件的性能。因此，依靠除气（degas）处理解决上述问题往往也并不理想。

步骤E4、在该超低k介电层上形成扩散阻挡层（barrier layer）。

其中，扩散阻挡层，简称扩散层，其作用主要在于防止后续形成的金属层中金属扩散入前端器件。阻挡层（barrier layer）的材料，可以选用氮化钽（TaN）等材料。

步骤E5、在扩散阻挡层（barrier layer）上形成种子层（seed layer）。

其中，种子层的作用在于便于后续形成金属层。种子层的材料，可以为金属或合金。并且，种子层可以为一层或多层。

步骤E6、在种子层（seed layer）上形成金属层。

其中，形成金属层的方法可以为ECP（电化学电镀法）。金属层的材料，可以为铝、铜等，优选为铜。

一般的，在步骤E6之后还包括步骤E7：对该金属层进行CMP（化学机械抛光）处理。其中，对金属层进行CMP的目的在于：平坦化金属层，并暴露出超低k介电层。