[发明专利]包括带电结构的半导体器件及用于制造半导体器件的方法

说明书

技术领域

本发明涉及包括带电结构的半导体器件及用于制造半导体器件的方法

背景技术

通过增加例如场效应晶体管(FET)的开关元件的开关速度和减小所谓的特征导通电阻Ron(每单位面积的电阻)的目标来驱动新一代半导体元件的发展，尤其是垂直功率半导体元件。减小Ron允许最小化静态功率损耗以及提供具有更高电流密度的功率半导体元件。由此对于相同的总电流可使用更小的且因此更划算的半导体元件。

期望提供在半导体元件的所述特征导通电阻Ron与它们的开关速度之间的改善的权衡，以及提供用于制造这些半导体元件的方法。

发明内容

根据半导体器件的一个实施例，所述半导体包括从表面延伸进入半导体主体的漂移区的沟槽区。所述半导体器件进一步包括沿着所述沟槽区的侧壁延伸的介电结构，其中所述介电结构的一部分是带电的绝缘结构。所述半导体器件进一步包括在所述沟槽区中的栅电极以及具有不同于所述漂移区的导电类型的导电类型的主体区。所述带电绝缘结构邻接所述漂移区、所述主体区和所述介电结构的每一个且进一步邻接所述介电结构的栅电介质底侧或设置于其下方。

根据用于制造半导体器件的方法的一个实施例，所述方法包括形成从表面延伸进入半导体主体的漂移区的沟槽区。所述方法进一步包括在所述沟槽区的第一部分中形成介电结构的第一部分，且在所述第一部分上方的所述沟槽区的第二部分中的所述沟槽区的侧壁上形成带电绝缘结构作为所述介电结构的第二部分。所述方法进一步包括在所述沟槽区的第二部分中形成所述介电结构的第三部分。所述方法进一步包括在所述带电绝缘结构上方形成所述介电结构的第四部分、在所述沟槽区中形成栅电极以及形成邻接所述带电绝缘结构的主体区。

根据用于制造半导体器件的方法的另一实施例，所述方法包括形成从表面延伸进入半导体主体的漂移区的沟槽区。所述方法进一步包括在所述沟槽区的第一部分中形成邻接所述沟槽区的侧壁和所述沟槽的底侧的每一者的带电绝缘结构作为介电结构的第一部分。所述方法进一步包括在所述沟槽区的第一部分中形成所述介电结构的第二部分以及在所述沟槽区的所述侧壁处的所述带电绝缘结构的上方形成所述介电结构的第三部分。所述方法进一步包括在所述沟槽区中形成栅电极以及形成邻接所述带电绝缘结构的主体区。

根据用于制造半导体器件的方法的又一实施例，所述方法包括形成从表面延伸进入半导体主体的漂移区的沟槽区。所述方法进一步包括形成邻接所述沟槽区的侧壁的带电绝缘结构。所述方法进一步包括形成在所述带电绝缘结构上方的邻接所述沟槽区的侧壁的栅电介质。所述方法进一步包括在所述沟槽区中的栅电极以及形成邻接所述带电绝缘结构的主体区。

在阅读下面的详细描述和浏览附图的基础上，本领域技术人员将认识到额外的特征和优势。

附图说明

包括附图以提供对本发明的进一步的理解以及其被结合进说明书中并组成说明书的一部分。所述附图图示了本发明的实施例以及连同所述描述用以解释发明的原理。本发明的其他实施例以及许多预计的优势将容易地被认识，因为通过参考下面的详细描述它们变得更好理解。附图的元件无需彼此按比例描绘。相同的附图标记指示相应的类似部件。

图1至3图示了半导体器件的示意性横截面，其包括配置为改善特征导通电阻Ron和所述栅至漏的电荷Qgd之间的权衡的辅助结构。

图4图示了用于制造如图1所示的半导体器件的方法的一个实施例的示意性工艺图。

图5A-5H图示了在用于制造如图1所示的半导体器件的方法的一个实施例期间，不同阶段的半导体主体的示意性横截面。

图6图示了用于制造如图2所示的半导体器件的方法的一个实施例的示意性工艺图。

图7A-7C图示了在用于制造如图2所示的半导体器件的方法的一个实施例期间，不同阶段的半导体主体的示意性横截面。

图8图示了用于制造如图1-3所示的半导体器件的方法的一个实施例的示意性工艺图。

具体实施方式