[发明专利]形成嵌入式SOP扇出型封装的半导体器件和方法

说明书

技术领域

本发明总体涉及半导体器件，并且更具体地，涉及一种形成薄嵌入式封装上硅（Si）（silicon on package, SoP）扇出型封装的半导体器件和方法。

背景技术

半导体器件常见于现代电子产品中。半导体器件在电气组件的数目和密度上不同。分立的半导体器件一般包含一种类型的电气组件，例如发光二极管（LED）、小信号晶体管、电阻器、电容器、电感器和功率金属氧化物半导体场效应晶体管（MOSFET）。典型地，集成的半导体器件包含数百个至数百万个电气组件。集成的半导体器件的示例包括微控制器、微处理器、电荷耦合器件（CCD）、太阳能电池和数字微镜器件（DMD）。

半导体器件执行多种多样的功能，例如信号处理、高速计算、发送和接收电磁信号、控制电子器件、将太阳光变换为电以及创建电视显示的视觉投影。半导体器件见于娱乐、通信、功率转换、网络、计算机和消费品的领域中。半导体器件也见于军事应用、航空、汽车、工业控制器和办公设备中。

半导体器件利用了半导体材料的电气属性。半导体材料的原子结构允许通过施加电场或基电流或者通过掺杂工艺来操纵其电导率。掺杂将杂质引入到半导体材料中，以操纵和控制半导体器件的电导率。

半导体器件包含有源和无源电气结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平并施加电场或基电流，晶体管促进或限制电流的流动。包括电阻器、电容器和电感器的无源结构创建执行多种电气功能所必需的电压和电流之间的关系。无源和有源结构电连接以形成电路，这些电路使半导体器件能够执行高速计算和其他有用功能。

半导体器件一般是使用两种复杂制造工艺（即，前端制造和后端制造）来制造的，每一种制造工艺潜在地涉及数百个步骤。前端制造涉及在半导体晶片的表面上形成多个管芯。典型地，每个半导体管芯是相同的，并包含通过将有源和无源组件电连接而形成的电路。后端制造涉及从抛光的晶片单体化(singulating)个体半导体管芯并对管芯进行封装，以提供结构支撑和环境隔离。如本文所使用的术语“半导体管芯”指代单数和复数形式的词语，并且相应地，可以指代单个半导体器件和多个半导体器件。

半导体制造的一个目标是生产更小的半导体器件。典型地，更小的器件消耗更低功率，具有更高性能，并可以被更高效地生产。此外，更小的半导体器件具有更小的占位空间（footprint），这对更小最终产品来说是期望的。可以通过前端工艺中的改进来实现更小的半导体管芯大小，从而得到具有更小、更高密度的有源和无源组件的半导体管芯。后端工艺可以通过电气互连和封装材料中的改进来得到具有更小占位空间的半导体器件封装。

更小半导体器件的制造依赖于实现对多个级别上的多个半导体器件之间的水平和垂直电气互连（3-D器件集成）的改进。水平电气互连包括作为扇出型晶片级芯片尺寸封装（fo-WLCSP）或嵌入式晶片级球栅阵列（eWLB）的一部分而形成的重分布层（RDL），其提供了半导体管芯与封装外部的点之间的电连接。垂直互连可以是利用导电过硅通孔（through silicon via, TSV）或过孔通孔（through hole via, THV）来实现的。然而，典型地，对TSV和THV的使用涉及相当多的时间和器件，这减少了每小时单位（UPH）生产并提高了成本。此外，通孔形成可以包括对降低器件可靠性的空洞的形成，并可能提出半导体管芯安置精度和翘曲控制的问题。在图1a和1b中示出了一种用于解决3-D器件集成的水平和垂直互连的问题的方案，如本领域公知。

图1a示出了eWLB模塑激光封装（MLP）封装10，其使用包括RDL的互连结构12来提供用于半导体管芯14的扇出型水平电连接。eWLB-MLP封装10还包括通过激光钻孔在密封剂20中形成的开口18。垂直互连或导电凸块22布置在开口18内，以在不使用TSV或THV的情况下提供互连结构12与eWLB-MLP封装10的同该互连结构相对的表面之间的垂直互连。相应地，eWLB-MLP封装10提供与在半导体管芯14的占位空间外形成的垂直互连22的互连I/O阵列的水平和垂直电气互连，以便后续安装附加半导体器件或封装，以形成3-D eWLB-MLP封装。