[发明专利]基于寄存器窗口互相重叠的多核间数据交换方法及装置

说明书

技术领域

本发明涉及多核（包含两核及两核以上）处理器设计领域，尤其涉及处理器内部多个处理内核之间数据交换的方法及装置。

背景技术

一般情况下，多核处理器的各CPU核（即处理内核）执行的程序之间有时需要进行数据共享与同步，因此其硬件结构必须支持核间通信。高效的核间通信机制是多核处理器高性能的重要保障，目前比较主流的片上高效通信机制有两种，一种是基于总线共享的缓存结构（即Cache结构），一种是基于片上的互连结构。

现有双核CPU的结构如图1所示。其中通过CPU内部高速交换总线进行多核间通信的就是基于总线共享缓存结构，每个处理内核拥有共享的二级或三级缓存或者外部存储器（如SDRAM等），用于保存比较常用的数据，并通过连接核心的总线进行互相通信。这种系统的优点是结构简单，通信速度高，缺点是基于总线的结构可扩展性较差。而通过核间数据线进行多核间通信的就是基于片上互连的结构，每个处理内核具有独立的处理单元和缓存，各个处理内核通过交叉开关或片上网络等方式连接在一起，各个处理内核之间通过消息通信。这种结构的优点是可扩展性好，数据带宽有保证；缺点是硬件结构复杂，且软件改动较大。

图1所示结构综合了上述两种通信方式，代表着现有设计中综合利用这两种通信方式来进一步提高核间通信性能的趋势。例如现在就有人提出在全局范围采用片上互联结构而局部采用总线共享缓存结构的核间通信技术，来达到核间通信性能与系统硬件结构复杂性的平衡。但实践表明，这种将上述两种通信方式简单地叠加利用的技术，核间的数据交换速度及可靠性仍然是有限的，且实现起来比较困难。

发明内容

为了解决上述现有技术中所存在的技术问题，本发明的首要目的在于提供基于寄存器窗口互相重叠的多核间数据交换方法，该方法充分利用不同处理内核的通用寄存器窗口的互相重叠技术来实现数据的高速交换。

本发明的另一目的在于提供基于寄存器窗口互相重叠的多核间数据交换装置，用于实现上述基于寄存器窗口互相重叠的多核间数据交换方法。

本发明的首要目的通过下述技术方案实现：基于寄存器窗口互相重叠的多核间数据交换方法，包括以下步骤：a、对每个处理内核设置至少2个寄存器窗口，其中一个寄存器窗口与其它处理内核的一个寄存器窗口重叠，称之为重叠寄存器窗口；并使重叠寄存器窗口与2组不同的寄存器对应；b、通过使步骤a所述的重叠寄存器窗口在2组不同的寄存器之间切换，实现各处理内核间的寄存器交换，从而实现数据交换。

在上述数据交换方法中，步骤a设置至少2个寄存器窗口的具体步骤为：在每个处理内核中设置一个寄存器堆，并把该寄存器堆划分成多个窗口。

在上述数据交换方法中，采用开关电路实现步骤b所述的切换；切换的过程为：当其中一个处理内核运算完成后，将运算结果存放于重叠寄存器窗口所对应的一组寄存器，然后通过开关电路将该组寄存器切换至另外一个处理内核的重叠寄存器窗口，使另外一个处理内核对运算结果继续进行流水运算。

本发明的另一目的通过以下技术方案实现：基于寄存器窗口互相重叠的多核间数据交换装置，包括相连接的第一处理内核、第二处理内核，还包括第一开关电路、第二开关电路，第一处理内核设有第一寄存器窗口、第二寄存器窗口，第二处理内核设有第三寄存器窗口、第四寄存器窗口；其中第二寄存器窗口与第三寄存器窗口重叠，称为重叠寄存器窗口；第一寄存器窗口对应第一组寄存器，第二寄存器窗口对应第二组寄存器和第三组寄存器，第三寄存器窗口对应第三组寄存器和第二组寄存器，第四寄存器窗口对应第四组寄存器；第一开关电路受控于第一处理内核，用于实现第二寄存器窗口在第二组寄存器与第三组寄存器之间的切换；第二开关电路受控于第二处理内核，用于实现第三寄存器窗口在第三组寄存器与第二组寄存器之间的切换。

在上述数据交换装置中，第一开关电路设置在第一处理内核内；第二开关电路设置在第二处理内核内。

上述数据交换装置还包括与第二处理内核连接的第三处理内核；第三处理内核设有与第五组寄存器和第四组寄存器对应的第五寄存器窗口、与第六组寄存器对应的第六寄存器窗口，以及用于实现第五寄存器窗口在第五组寄存器和第四组寄存器之间切换的第四开关电路；第二处理内核设有用于实现第四寄存器窗口在第四组寄存器和第五组寄存器间切换的第三开关电路。