[发明专利]一种存储器访问控制装置

说明书

技术领域

本发明涉及数据存储技术领域，尤其涉及在易失性存储器与非易失性存储器之间进行数据传输控制的一种存储器访问控制装置。

背景技术

基于闪存(Flash Memory)技术的NAND正在逐渐取代机械式硬盘而成为大容量数据的存储介质。其具有多达十万次的存取寿命，同时具有尺寸小、抗震性能好等优点。

NAND中的数据在进行读取/写入操作时，通常以页(Page)为单位进行存取操作。一个页数据通常为2KB或者4KB；一个块数据(Block)通常包括64个、128或256个页数据。

参图1所示的现有技术中的一种存储器访问控制装置200，其通常包括一个CPU207以及通过与系统总线205相连的DMA控制器202及其临时存储单元2021。该DMA控制器202与系统总线205相连，用以在主机(未图示)的控制下，对DRAM2041中的数据进行访问，同时在CPU的控制下在DRAM2041与NAND2031之间进行数据传输。

现有技术中的存储器访问控制装置200通常需要通过系统总线205对DRAM2041、NAND2031以实现数据的相互传输。但随着人们对数据传输的带宽(Band Width)及传输速度的要求越来越高，因此简单地增加DRAM2041与NAND2031无疑会导致传输中的数据对系统总线205的争夺，从而造成系统总线205的阻塞，导致数据传输的效率与速度不甚理想。

同时，在现有技术中，通常在系统总线205中设置仲裁器(未图示)用以对多个存取请求信号进行仲裁。但这种现有技术仍然会造成对系统总线205的负担，导致系统运行速度的下降。

最后，由于现有技术中的存储器访问控制装置需要设置CPU207，因此其制造成本也比较高。

有鉴于此，有必要对现有技术中的存储器访问控制装置予以改进，以解决上述技术缺陷。

发明内容

本发明的发明目的在于提供一种可显著提高数据传输速度、降低数据在系统总线中的阻塞并有效提高数据传输效率且成本较低的存储器访问控制装置。

为实现上述发明目的，本发明公开了一种存储器访问控制装置，连接若干第一存储器与若干第二存储器，包括：

若干存取请求生成模块、若干存取请求执行模块以及若干仲裁选择模块；所述仲裁选择模块包括：ID筛选器、仲裁器、第一多路选择器及第二多路选择器；

所述ID筛选器接收自存取请求生成模块的存取请求信号并筛选出有效存取请求信号后发送至仲裁器进行仲裁处理，以生成包含优先级的仲裁结果，并根据仲裁结果在存取请求执行模块、仲裁选择模块及存取请求生成模块之间形成若干双向的数据传输通道。

作为本发明的进一步改进，所述存取请求执行模块匹配连接一第一存储器，所述存取请求生成模块匹配连接一第二存储器。

作为本发明的进一步改进，所述存取请求信号包括数据源地址、数据目标地址、数据传输方向、数据标签及存取请求目的地ID。

作为本发明的进一步改进，所述ID筛选器通过比对存取请求生成模块所生成的若干存取请求信号中是否含有与存取请求执行模块匹配连接的第一存储器相对应的存取请求目的地ID，用以筛选出有效存取请求信号。

作为本发明的进一步改进，仲裁器根据平权仲裁规则对有效存取请求信号进行仲裁处理，以生成包含优先级的仲裁结果，并发送仲裁结果至第一多路选择器，用以存取请求执行模块、第一多路选择器及存取请求生成模块之间建立至少一条存取请求信号的传输通道。

作为本发明的进一步改进，当数据从第二存储器传输至第一存储器时，所述仲裁器仅将仲裁结果发送至第一多路选择器，以在存取请求执行模块、第一多路选择器及存取请求生成模块建立若干数据传输通道。

作为本发明的进一步改进，当数据从第一存储器传输至第二存储器时，所述仲裁器还将仲裁结果发送至第二多路选择器，以在存取请求执行模块、第二多路选择器及存取请求生成模块建立若干数据传输通道。

作为本发明的进一步改进，所述第一多路选择器根据仲裁结果，依次将数据以页为单位从存取请求生成模块传输至存取请求执行模块；所述第二多路选择器根据仲裁结果，依次将数据以页为单位从存取请求执行模块传输至存取请求生成模块。

作为本发明的进一步改进，所述仲裁选择模块匹配连接一存取请求执行模块，并藕接若干存取请求生成模块。

作为本发明的进一步改进，所述存储器访问控制装置不包括CPU。