[发明专利]半导体器件芯片级封装方法有效
| 申请号： | 201310135368.4 | 申请日： | 2013-04-17 |
| 公开（公告）号： | CN103247546A | 公开（公告）日： | 2013-08-14 |
| 发明（设计）人： | 高国华;丁万春;郭飞;朱桂林 | 申请（专利权）人： | 南通富士通微电子股份有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60 |
| 代理公司： | 北京市惠诚律师事务所 11353 | 代理人： | 雷志刚;潘士霖 |
| 地址： | 226006 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 芯片级 封装 方法 | ||
1.一种半导体器件芯片级封装方法，其特征在于，包括以下步骤：
在半导体芯片的焊盘和钝化层上依次形成保护层和种子层；
在种子层上形成金属再配线层；
在金属再配线层上形成掩膜层，并在掩膜层上开设用于暴露金属再配线层的开口；
对上述开口部位的金属再配线层进行腐蚀形成位于所述金属再配线层表面的凹槽；
去除剩余掩膜层；
在所述金属再配线层上形成焊料凸点。
2.根据权利要求1所述的半导体器件芯片级封装方法，其特征在于，所述凹槽的深度不超过金属再配线层厚度的一半。
3.根据权利要求1所述的半导体器件芯片级封装方法，其特征在于，所述凹槽的截面呈倒梯形。
4.根据权利要求1所述的半导体器件芯片级封装方法，其特征在于，所述凹槽的宽度不大于金属再配线层宽度的一半。
5.根据权利要求1所述的半导体器件芯片级封装方法，其特征在于，所述保护层为耐热金属层。
6.根据权利要求1所述的半导体器件芯片级封装方法，其特征在于，所述掩膜层为光刻胶层。
7.根据权利要求1所述的半导体器件芯片级封装方法，其特征在于，所述金属再配线层的厚度大于12um。
8.根据权利要求5所述的半导体器件芯片级封装方法，其特征在于，所述耐热金属层的材料是钛、铬、钽或它们的组合；或/和所述种子层为铜、铝、镍或它们的组合。
9.根据权利要求1－8任一项所述的半导体器件芯片级封装方法，其特征在于，在所述金属再配线层上通过电镀的方式形成焊料凸点，所述焊料凸点为铜柱凸点。
10.根据权利要求1－8任一项所述的半导体器件芯片级封装方法，其特征在于，使用金属腐蚀液清洗的方式对所述开口部位的金属再配线层进行腐蚀形成位于所述金属再配线层表面的凹槽。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南通富士通微电子股份有限公司，未经南通富士通微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310135368.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
