[发明专利]浅沟槽隔离结构及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种浅沟槽隔离结构及其形成方法。

背景技术

随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，器件的特征尺寸（CD，Critical Dimension）进一步下降，场效应晶体管的沟道宽度也不断下降，就会出现窄沟道效应，导致场效应晶体管驱动电流降低。

目前，已有采用多栅器件，例如鳍式场效应晶体管等来提高晶体管沟道宽度以提高驱动电流，但是，形成所述多栅器件的工艺较为复杂，成本较高。

在集成电路制作工艺中，目前大多采用浅沟槽隔离结构作为器件之间的横向隔离结构。

请参考图1，为现有的浅沟槽隔离结构的示意图。

所述浅沟槽隔离结构20的具体形成工艺包括：在半导体衬底10上形成浅沟槽，所述浅沟槽用于隔离衬底上的有源区，所述浅沟槽的形成工艺可以是干法刻蚀工艺；在所述浅沟槽内形成介质材料层，所述介质材料层填充满所述沟槽，并覆盖所述半导体衬底10的表面，所述介质材料可以是氧化硅；采用化学机械研磨工艺平坦化所述介质材料层，形成浅沟槽隔离结构20。

请参考图2，为在所述浅沟槽隔离结构之间的半导体衬底10上形成晶体管之后的俯视示意图。

所述晶体管包括栅极30和位于所述栅极30两侧的源/漏极31。所述晶体管的沟道宽度为栅极30下方的半导体衬底的宽度D1。

随着集成电路的集成度的不断提高，相邻浅沟槽隔离结构之间的半导体衬底的宽度D1也不断下降，导致在所述有源区表面形成的晶体管的沟道宽度也逐渐减小，而沟道宽度下降会导致晶体管的驱动电流较低。

发明内容

本发明解决的问题是提供一种浅沟槽隔离结构及其形成方法，提高所述浅沟槽隔离结构之间的有源区的宽度，从而提高在所述有源区上形成的晶体管的沟道宽度，提高晶体管的驱动电流。

为解决上述问题，本发明提供一种浅沟槽隔离结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有掩膜层；图形化所述掩膜层，在所述掩膜层内形成开口，所述开口暴露出半导体衬底的部分表面；沿所述开口刻蚀半导体衬底，形成沟槽；在所述沟槽内形成第一介质层，所述第一介质层的表面低于半导体衬底的表面；在所述沟槽两侧未被介质层覆盖的侧壁表面形成外延层，所述外延层暴露出部分介质层的部分表面；在所述第一介质层表面形成第二介质层，所述第二介质层填充满所述沟槽。

可选的，所述开口的宽度为5nm～100nm。

可选的，所述沟槽的深度为10nm或200nm。

可选的，所述沟槽的形状为U形、V形或Σ形。

可选的，所述Σ形的沟槽的形成方法包括：采用干法刻蚀工艺，沿所述开口刻蚀所述半导体衬底形成第一沟槽；采用湿法刻蚀工艺，沿所述第一沟槽刻蚀所述半导体衬底，形成所述Σ形沟槽。

可选的，所述半导体衬底的晶面为（100）。

可选的，所述第一介质层的表面低于半导体衬底表面5nm～20nm。

可选的，所述第一介质层的形成方法包括：在所述沟槽内形成介质材料层，所述介质材料层填充满所述沟槽；回刻蚀所述介质材料层，使所述介质材料层的表面低于所述半导体衬底的表面，形成第一介质层。

可选的，回刻蚀所述介质材料层的工艺为干法刻蚀工艺或湿法刻蚀工艺。

可选的，所述第一介质层的材料为氧化硅或氮氧化硅，所述第二介质层的材料为氧化硅或氮氧化硅。

可选的，所述第一介质层的材料为高K介质材料，所述第二介质层的材料为高K介质材料。

可选的，所述外延层的材料为硅。

可选的，所述外延层内掺杂了Ge、Xe、In或As中的一种或几种。

可选的，形成所述外延层的工艺为化学气相沉积，温度范围为700℃～800℃，时间范围为20min～40min。

为解决上述问题，本发明的技术方案还提供了一种浅沟槽隔离结构，半导体衬底；位于所述半导体衬底内的介质层，所述介质层包括第一介质层和位于所述第一介质层表面的第二介质层，所述第二介质层的表面与半导体衬底的表面齐平，并且所述第二介质层的宽度小于第一介质层的宽度；位于所述第二介质层两侧以及位于第一介质层表面的外延层，所述外延层的表面与半导体衬底的表面齐平。

可选的，所述第一介质层的宽度为5nm～100nm，所述第一介质层和第二介质层的总厚度为10nm～200nm。

可选的，所述第一介质层的材料为氧化硅、氮氧化硅，第二介质层的材料为氧化硅、氮氧化硅。