[发明专利]NMOS和PMOS器件结构及设计方法

说明书

技术领域

本发明涉及半导体器件领域，尤其涉及一种NMOS和PMOS器件结构以及设计方法。

背景技术

随着集成电路设计的复杂度越来越高，尺寸越来越小，隔离技术在集成电路制造中的作用越来越重要。CMOS工艺下的隔离技术主要包括介质材料隔离和反向PN结隔离等，其中介质材料隔离在消除寄生晶体管，降低工作电容，以及抑制MOS管的闩锁效应等方面均有出色表现。在3-0.35μm的工艺中，局部氧化（LOCOS）工艺被广泛使用，但是这种工艺有着自身的缺陷：（1）鸟嘴（bird’s beak）结构使场二氧化硅侵入有源区（2）场氧注入在高温过程中发生再分布，引起有源器件的窄宽度效应（narrow width effect）（3）场二氧化硅在窄隔离区变薄（4）不平坦的表面形状。这些缺陷在进入到0.18μm及以下工艺节点时候显得尤为突出，LOCOS工艺已经不可用。因此，随着器件由深亚微米向纳米发展，浅沟槽隔离（STI）技术已经替代LOCOS技术成为主流的隔离技术。STI技术与LOCOS技术相比，具有完全无鸟嘴，完全平坦化，良好的抗闩锁等优点，而且STI技术可以回避高温工艺，减小了结间距和结电容，保证了有源区的面积，提高了集成度。

随着器件有源区面积的减小，STI应力对器件性能的影响将不可忽略，使得器件的性能与器件有源区的面积以及器件在有源区的位置强烈相关，它不仅对器件阈值电压产生影响，对器件的载流子迁移率也将产生影响，进而影响器件的驱动电流。由于NMOS器件和PMOS器件延沟道方向和垂直沟道方向的压电电阻系数的区别，延沟道方向的张应力以及垂直沟道方向的张应力可以提升NMOS器件性能；延沟道方向的压应力以及垂直沟道方向的张应力可以提升PMOS器件性能。通常STI会在器件中引入压应力，目前主要通过改进工艺来改善STI应力对器件的影响，但是改进工艺需要高昂的成本。图1显示了现有技术的H型栅MOS器件结构的俯视示意图，该结构可以是NMOS器件或PMOS器件，其一般包括有源区100、栅极110以及包围有源区的STI隔离120。其中STI隔离区的宽度没有优化。

发明内容

本发明的目的之一是解决上述问题。

在本发明的一个方面，提供了一种NMOS器件结构，其中：

垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度也具有最小设计规则尺寸。

在本发明的另一方面，还提供了一种PMOS器件结构，其中

垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度在最小设计规则尺寸的4到7倍之间。

在本发明的还有一个方面，提供一种NMOS器件的设计方法，其中，

减小NMOS器件垂直沟道方向以及沿沟道方向的STI宽度。

在本发明的还有一个方面，提供一种PMOS器件的设计方法，其中，

减小PMOS器件垂直沟道方向的STI宽度并增加PMOS器件沿沟道方向的STI宽度。

与现有技术相比，本发明具有以下优点：简单易行，可以很好的改善STI应力对器件性能的影响，增加器件的饱和电流，使器件性能得到提升。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是根据现有技术的MOS器件结构的俯视示意图；

图2是根据本发明的NMOS器件结构的俯视示意图；

图3是根据本发明的PMOS器件结构的俯视示意图；

图4是延沟道方向的不同STI宽度的NMOS器件性能对比示意图；

图5是延沟道方向的不同STI宽度的PMOS器件性能对比示意图；

图6是垂直沟道方向的不同STI宽度的PMOS器件性能对比示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。