[发明专利]PDP输出驱动电路中IGBT开关速度的控制电路及方法

权利要求书

1.PDP输出驱动电路中IGBT开关速度的控制电路，其特征在于，包含：态控制信号处理电路模块，用于将芯片状态控制信号的逻辑运算；

第一IGBT管电平移位电路驱动信号电路，实现态控制信号处理电路模块的输出信号(OC12)和第一驱动信号(DATA1)对输出驱动电路中第一IGBT管开关速度的控制；

第二IGBT管驱动信号电路模块，实现态控制信号处理电路模块的输出信号(OC12)和第二驱动信号(DATA2)对输出驱动电路中第二IGBT2开关速度的控制。

2.如权利要求1所述的PDP输出驱动电路中IGBT开关速度的控制电路，其特征在于：所述态控制信号处理电路模块包含第一反相器(INV1)、第二反相器(INV2)、第一与非门(NAND1)；第一芯片状态控制信号(OC1)和第一反相器(INV1)连接后与第二芯片状态控制信号(OC2)连接到第一与非门(NAND1)输入端；第二反相器(INV2)输入端连接第一与非门(NAND1)输出端，输出端连接IGBT管电平移位电路驱动信号电路模块和IGBT管驱动信号电路模块。

3.如权利要求1所述的PDP输出驱动电路中IGBT开关速度的控制电路，其特征在于：所述第一IGBT管电平移位电路驱动信号电路模块，由第三反相器(INV3)、第二与非门(NAND2)、第一NMOS管(MNC1)，第一PMOS管(MPC1)，第二PMOS管(MPC2)管构成；所述第二与非门(NAND2)输入端连接太控制信号处理电路模块的输出信号(OC12)和第一驱动信号(DATA1)，输出端连接到第二PMOS管(MPC2)的栅极；第三反相器(INV3)的输入端连接第一驱动信号(DATA1)，输出端连接到第一NMOS管(MNC1)和第一PMOS管(MPC1)的栅极；两个PMOS管(MPC1，MPC2)尺寸相同，两者并联，源极与第一NMOS管(MNC1)漏极连接；第三反相器(INV3)的输出端位该模块的一个信号输出端，并联的PMOS(MPC1，MPC2)管的源极为该模块的另一个信号输出端。

4.如权利要求1所述的PDP输出驱动电路中IGBT开关速度的控制电路，其特征在于：所述第二IGBT管驱动信号电路模块，由第三与非门(NAND3)、第四反相器(INV4)、第五反相器(INV5)、第二NMOS管(MNC2)、第三PMOS管(MPC3)、第四PMOS管(MPC4)构成；第四反相器(INV4)输入端连接第二驱动信号(DATA2)，输出端与态信号处理电路模块的输出信号(OC12)连接到第三与非门(NAND3)输入端；第三与非门(NAND3)输出端连接第四PMOS管(MPC4)的栅极；第五反相器(INV5)的输入端连接第二驱动信号(DATA2)，输出端连接第二NMOS管(MNC2)和第三PMOS管(MPC3)的栅极；两个PMOS管(MPC3，MPC4)尺寸相同，两者并联，，源极与第一NMOS管(MNC1)漏极连接；并联PMOS管(MPC3，MPC4)的源极输出信号DO1，两个PMOS管(MPC3，MPC4)的源极为该 模块的信号输出端。

5.如权利要求3所述的PDP输出驱动电路中IGBT开关速度的电路，其特征在于：所述第一IGBT管电平移位电路驱动信号电路模块的第一PMOS管(MPC1)和第二PMOS管(MPC2)尺寸相同。

6.如权利要求4所述的PDP输出驱动电路中IGBT开关速度的控制电路，其特征在于：所述第二IGBT管驱动信号电路模块第三PMOS管(MPC3)和第四PMOS管(MPC4)尺寸相同。

7.如权利要求1所述的PDP输出驱动电路中IGBT开关速度的控制电路的控制方法，其特征在于：第一IGBT管电平移位电路驱动信号电路的输出信号(DO1、DO2)在寻址期变大，非寻址期变小；第二IGBT管驱动信号电路模块的输出信号(DO3)在寻址期变大，非寻址期变小。

8.如权利要求7所述的PDP输出驱动电路中IGBT开关速度的控制电路的控制方法，其特征在于：使用态控制信号处理电路模块的输出信号(OC12)和第一驱动信号(DATA1)实现第一IGBT管电平移位电路驱动信号电路中的第二PMOS管(MPC2)在寻址期开启，非寻址期关断。

9.如权利要求7所述的PDP输出驱动电路中IGBT开关速度的控制电路的控制方法，其特征在于：态控制信号处理电路模块的输出信号(OC12)和第二驱动信号(DATA2)实现第二IGBT管驱动信号电路模块的第四PMOS管(MPC4)在寻址期开启，非寻址期关断。