[发明专利]环型振荡器电路

权利要求书

1.一种环型振荡器电路，包括：

一时钟计数延迟器，接收一输入信号、一时钟信号及一第一延迟控制信号，并依据该第一延迟控制信号及该时钟信号延迟该输入信号以产生一第一延迟信号；

一信号传递同步器，耦接该时钟计数延迟器，接收该输入信号，并依据该输入信号的转态点来产生一第二延迟信号；以及

一组合逻辑门延迟电路，耦接该信号传递同步器，接收该第二延迟信号，依据一第二延迟控制信号来延迟该第二延迟信号以产生一输出信号，

其中，该时钟计数延迟器接收该输入信号的端点耦接至该组合逻辑门延迟电路产生该输出信号的端点。

2.根据权利要求1所述的环型振荡器电路，其中该信号传递同步器包括：

多个第一延迟单元，该多个第一延迟单元相互串接，各该第一延迟单元具有第一输入端、第二输入端以及输出端，第一级的第一延迟单元的第二输入端接收该输入信号，各该第一延迟单元的输出端耦接至其后一级的第一延迟单元的第二输入端，该些第一延迟单元的第一输入端共同接收该第一延迟信号，

其中各该第一延迟单元依据比较其第二输入端所接收的信号及输出端的信号的相位，来选择该第一延迟信号及各该第一延迟单元的第二输入端所接收的信号的其中之一以输出至其输出端。

3.根据权利要求2所述的环型振荡器电路，其中各该第一延迟单元包括：

一缓冲器，其输入端耦接各该第一延迟单元的第二输入端；

一相位比对器，耦接各该第一延迟单元的第二输入端及各该第一延迟单元的输出端，依据比较各该第一延迟单元的第二输入端所接收的信号及输出端的信号的相位来产生一选择信号；以及

一多工器，耦接该缓冲器的输出端以及该相位比对器，该多工器依据该选择信号来选择该第一延迟信号及各该第一延迟单元的第二输入端所接收的信号的其中之一以输出至各该第一延迟单元的输出端。

4.根据权利要求1所述的环型振荡器电路，其中，该组合逻辑门延迟电路包括多个串接的第二延迟单元，各该些第二延迟单元包括输入端、控制端及输出端，各该些第二延迟单元依据其控制端所接收的该第二延迟控制信号直接将其输入端所接收的信号输出至其输出端或使各该些第二延迟单元的输入端所接收的信号传至至少一逻辑门以进行延迟，再将延迟后的信号输出至各该些第二延迟单元的输出端。

5.根据权利要求4所述的环型振荡器电路，其中各该些第二延迟单元包括：

一缓冲器，其输入端耦接至各该第二延迟单元的输入端；以及

一多工器，耦接该缓冲器的输出端以及输入端，并接收该第二延迟控制信号的一位，该多工器依据所接收的该第二延迟控制信号的一位来选择输出该缓冲器的输出端或输入端上的信号至各该第二延迟单元的输出端。

6.一种环型振荡器电路，包括：

一同步时钟计数延迟器，用以接收一输入信号以及一第一延迟控制信号，并依据该第一延迟控制信号及一时钟信号延迟该输入信号以产生一第一延迟信号，其中该同步时钟计数延迟器包括:

一波缘检测器，用以检测该输入信号的至少一波缘，并藉以输出一致能信号，其中该输入信号的该波缘与该致能信号的至少一转态点在时序上同步；

一振荡器，耦接该波缘检测器，该振荡器依据该致能信号以产生该时钟信号；以及

一计数器，用以接收该输入信号、该时钟信号及该第一延迟控制信号，并依据该第一延迟控制信号延迟该输入信号多个该时钟信号的周期以产生该第一延迟信号；以及

一组合逻辑门延迟电路，用以接收该第一延迟信号，并依据一第二延迟控制信号将该第一延迟信号延迟以产生一输出信号，其中，该同步时钟计数延迟器接收该输入信号的端点耦接至该组合逻辑门延迟电路产生该输出信号的端点。

7.根据权利要求6所述的环型振荡器电路，其中该振荡器为环形振荡器。

8.根据权利要求6所述的环型振荡器电路，其中该波缘检测器包括：

一延迟器，接收该输入信号，并延迟该输入信号以产生一延迟输入信号；

一异或门，其一输入端接收该输入信号，其另一输入端接收该延迟输入信号；以及

一SR闩锁器，其设定端耦接该异或门的输出端，其重置端接收一重置信号。