[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体领域中，自从20世纪90代开始，化学机械抛光（CMP）已经成为半导体器件制造方法中的关键工艺。自0.8um技术节点开始，对层间介电层（ILD，其材料一般为氧化物）的化学机械抛光是CMP工艺被引入的第一步以实现先进的光刻和干法刻蚀工艺。

然而，由于在半导体器件的制程中，层间介电层中并不存在停止层，因此导致在CMP时无法有效地采用端点探测技术控制CMP过程。这一情况在历史上被称为“失明的”（blind）CMP，给实现晶圆在CMP后的均一性以及缺陷控制带来了极大的挑战。

随着半导体器件（例如：存储器件）的关键尺寸的不断缩小，CMP工艺的不均一性（non-uniformity）成为半导体器件制造中越来越严重的问题。这一问题在层间介电层的CMP工艺中尤为明显，因为与其他可以依靠停止层进行有效的端点检测和不均一性控制的CMP工艺过程相比，层间介电层的CMP工艺因不具备停止层而导致其对工艺的均一性的控制能力较差。

下面，结合图1A至图1B，对传统的半导体器件的制造方法进行简要说明，主要涉及层间介电层的CMP工艺。其中，图1A至图1B为各工艺完成后形成的图案的剖视图。传统的半导体器件的制造方法，一般包括如下步骤：

步骤E1：提供一前端器件，在前端器件上形成层间介电层（ILD）。

具体地，提供前端器件100，在前端器件100上形成层间介电层1010，如图1A所示。

其中，前端器件100，包括半导体衬底，还包括源极、漏极和栅极等形成于所述半导体衬底上的器件。

步骤E2：对层间介电层进行化学机械抛光（CMP）。

对层间介电层1010进行CMP，形成抛光后的层间介电层101，形成的图形，如图1B所示。

在上述半导体器件的制造方法中，由于层间介电层1010中不存在停止层，无法对其使用端点检测的方法进行CMP以控制CMP的均一性，因此，很难对CMP后的层间介电层101的均一性进行有效控制。随着半导体器件的关键尺寸的不断缩小，尤其当半导体技术的工艺节点发展到28nm及以下，这一问题变得越来越严重。

因此，为了解决上述问题，需要提出一种新的半导体器件的制造方法。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括如下步骤：

步骤S101：提供前端器件，在所述前端器件上形成包括凸起区域和凹陷区域的层间介电层；

步骤S102：在所述层间介电层的凹陷区域上方的图形化的光刻胶；

步骤S103：以所述图形化的光刻胶为掩膜对所述层间介电层进行选择性离子注入，在所述凸起区域形成离子注入区；

步骤S104：去除所述图形化的光刻胶；

步骤S105：对所述层间介电层进行CMP，去除所述凸起区域，形成平坦化的层间介电层。

其中，所述前端器件包括半导体衬底和形成于所述半导体衬底上的器件。

其中，在所述步骤S101中，形成所述层间介电层的方法为化学气相沉积法或物理气相沉积法。

其中，所述步骤S102包括：在所述前端器件上形成覆盖所述层间介电层的光刻胶对所述光刻胶进行图形化，光刻去除所述光刻胶位于所述层间介电层的凸起区域的部分，保留其余部分。

其中，在所述步骤S103中，离子注入的深度小于等于所述层间介电层的凸起区域的高度。

其中，所述层间介电层的凸起区域的高度为

其中，在所述步骤S103中，所述离子注入采用的离子为以下物质中的至少一种：H、C、N、B、BF₂、In、P、As和Sb。

其中，在所述步骤S103中，离子注入的能量为5KeV～200KeV，离子注入的剂量为1E14cm^-2～5E15cm^-2。

其中，在所述步骤S104中，去除所述图形化的光刻胶的方法为干法刻蚀或湿法刻蚀。

其中，在所述步骤S105中，所述CMP采用的研磨浆料为氧化铈或硅。

本发明的半导体器件的制造方法，通过在对层间介电层进行CMP之前对层间介电层的凸起区域进行离子注入处理，使得CMP处理时凸起区域的去除率在很大程度上得到提高，保证了CMP工艺在使层间介电层平坦化之后可以自动停止，可以有效保证CMP工艺的均一性。

附图说明