[发明专利]高可靠性和高密度的电阻转换随机存取存储器的方法和结构

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及存储器件及其形成方法。

背景技术

在集成电路(IC)器件中，电阻随机存取存储器(RRAM)是用于下一代非易失性存储器件的新兴技术。RRAM是包括RRAM单元的阵列的存储结构，每个RRAM单元都利用电阻值而不是电子电荷来存储一个比特的数据。详细而言，每个RRAM单元都包括电阻材料层，可以调节电阻材料层的电阻以代表逻辑“0”或逻辑“1”。

在先进的技术节点中，部件尺寸按比例缩小并且存储器件的尺寸相应降低。然而，由于“形成”操作，限制了RRAM器件的缩小。在“形成”工艺中，对RRAM器件施加高电压以在RRAM器件的电阻材料层中生成导电路径。高“形成”电压引入了可靠性问题。另外，由于高电流意味着高电流密度，所以RRAM器件的操作中的高电流导致高功耗和可靠性问题。为了降低电流密度，RRAM器件的尺寸需要足够大的电路堆积密度(circuit packing density)的成本。

存在配置RRAM单元的阵列的各种结构。例如，交叉点结构仅包括配置在交叉的字线和位线之间的每个单元中的RRAM。交叉点结构具有高堆积密度但是具有潜通路问题，从而导致操作期间的错误读取。在RRAM阵列的其他结构中，诸如包括一个晶体管和一个RRAM器件的1T1R，操作电压可能很高，从而导致对晶体管的损害。

因此，期望提供克服上述缺点的一种改进的RRAM结构及其制造方法。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种电阻式随机存取存储器(RRAM)结构，包括：底部电极，位于衬底上；电阻材料层，位于所述底部电极上，所述电阻材料层具有导电丝比率大于约0.5的导电丝部件；以及顶部电极，位于所述电阻材料层上。

在该RRAM结构中，所述导电丝部件具有特征尺寸S_m的尺寸分布；所述导电丝部件包括第一子集部件和第二子集部件，每个第一子集部件都具有小于S_m的半径，而每个第二子集部件都具有大于S_m的半径；以及所述导电丝比率被定义成A_s/(A_s+A₁)，其中，A_s是所述第一子集部件的截面积的第一总和，以及A₁是所述第二子集部件的截面积的第二总和。

在该RRAM结构中，所述特征尺寸S_m是所述导电丝部件的所述尺寸分布的中值。

在该RRAM结构中，所述特征尺寸S_m约为5nm。

在该RRAM结构中，所述电阻材料层包括：过渡金属氧化物；以及由缺陷工程处理所生成的缺陷工程膜。

该RRAM结构还包括设置在所述电阻材料层和所述顶部电极之间的保护层，其中，所述保护层和所述电阻材料层是选自由钛和氧化锆、钽和氧化钽、钛和氧化铪以及铪和氧化铪所组成的组中的一对材料。

该RRAM结构还包括由缺陷工程处理所生成的缺陷工程膜。

该RRAM结构还包括与所述底部电极电连接的场效应晶体管(FET)。

根据本发明的另一方面，提供了一种集成存储器件，包括：场效应晶体管(FET)，形成在衬底上；以及电阻式随机存取存储器(RRAM)结构，形成在所述衬底上并且与所述FET电连接，其中所述RRAM结构还包括底部电极、位于所述底部电极上的过渡金属氧化物层和位于所述过渡金属氧化物层上的顶部电极，并且所述过渡金属氧化物层包括导电丝比率大于约0.5的导电丝部件。

在该集成存储器件中，所述FET包括：源极和漏极，形成在半导体层中；以及栅极，设置在所述半导体层上并且介于所述源极和所述漏极之间，其中，所述FET的所述漏极与所述RRAM结构的所述底部电极电连接。

该集成存储器件还包括：字线，与所述FET的所述栅极电连接；电源线，与所述FET的所述源极电连接；以及位线，与所述RRAM结构的所述顶部电极电连接。

该集成存储器件还包括：设置在所述过渡金属氧化物层和所述顶部电极之间的保护层，所述过渡金属氧化物层包括ZrO₂和ZrO_x，其中，ZrO₂/ZrO_x的比率大于1，x是小于2的数字；以及由缺陷工程处理所生成的缺陷工程膜。

在该集成存储器件中，所述RRAM结构形成在具有多个金属层的互连结构中并且被设置在两个相邻的金属层之间。