[发明专利]一种去除硬质掩膜结构中缺陷的方法

说明书

技术领域

本发明涉及一种半导体蚀刻工艺技术领域，更确切的说，涉及一种去除硬质掩膜结构中缺陷的方法陷的方法。

背景技术

随着半导体制程不断地进步，器件的关键尺寸也不断随之缩小。在进入45nm技术节点之后，后段互连制程普遍使用低电常数介电质层（Low-k）以至超低电常数介电质层（ultra low-k），用以减小在极小关键尺度时信号传输的阻容迟滞效应（RC delay）。但是由于光刻条件，蚀刻腔条件以及蚀刻工艺条件限制，金属硬质掩膜蚀刻比较容易造成致命缺陷，如图1所示。通常这种缺陷直接导致开硬质掩膜失败而导致晶片报废，通常在45纳米技术节点及以下工艺中，采用硬质掩膜的金属层数都在7～8层以上，（包括M1底层金属层和1XDD（一倍设计规格的双大马士革结构）），报废发生在整个工艺流程中越靠后段，产生的报废成本将越高，现有技术并没有一个很好的解决办法，导致晶片在产生缺陷后无法回到初始状态，在生产过程中报废率较高。

中国专利（申请号：200910146319.4）公开了一种在边缘光刻胶去除过程中减少晶圆缺陷的方法及晶圆结构，公开了一种在边缘光刻胶去除EBR过程中减少晶圆缺陷的方法，在晶圆衬底上涂敷底部防反射涂层后进行EBR；涂敷含硅的底部防反射涂层后进行EBR；涂敷光刻胶涂层后进行EBR；涂敷顶部涂层后进行EBR，其中，该方法还包括：所述涂敷含硅的底部防反射涂层后进行EBR得到的覆盖面积，大于涂敷底部防反射涂层后进行EBR得到的覆盖面积。

但是该发明在生产中只是减少了晶圆的缺陷，如果在生产中出现致命缺陷该发明并不能很好的解决问题，报废的晶片也无法回到未产生缺陷前的结构，不能对报废的晶片进行再生产，提高了生产成本。

中国专利（申请号：201210343445.0）公开了一种改善双大马士革工艺中KINK缺陷的方法，包括以下步骤：步骤S1：沉积超低介电常数介电质层覆盖一制备有底部金属的半导体结构的上表面后，再沉积一低电常数介电质层覆盖所述超低介电常数介电质层的上表面；步骤S2：从下至上顺便依次沉积金属硬质掩膜层和垫氧化物层覆盖所述低介电常数介电质层的上表面；步骤S3：打开所述金属硬质掩膜后，采用光刻、刻蚀工艺于所述超低介电常数介电质层中形成通孔结构；步骤S4：采用沟槽刻蚀工艺形成沟槽，并贯通所述通孔结构的底部至所述底部金属中，形成通孔后，去除所述低介电常数介电质层。

该发明改善缺陷的方法仅适用于在氮化钛下氧化过渡层厚度较小的硬质掩膜结构，由于CMP（Chemical mechanical polishing，化学机械研磨）无法提供对太薄的氧化过渡层的平坦化，而采用ULK（ultra-low dielectric constant 低介电常数介电质层）连带去除的比较复杂的方案，如果在氮化钛下层的金属硬质掩膜厚度较大时，使用该方法存在一定局限性，需要对ULK介质层连带去除，步骤比较繁琐，同时增加了生产成本。

发明内容

本发明针对氮化钛下氧化层厚度大于350A过渡层的硬质掩膜结构提出另外一种缺陷解决方案，通过对特殊的两道特殊的蚀刻工艺和一道CMP的工艺流程的优化和对膜厚和均匀度的控制，能够有效地去除致命缺陷的影响而防止报废，可以达到去除致命缺陷而得到完全相同初始结构，不影响电性，良率和可靠性，同时这种方案由于不接触ULK可以达到更高的成功率，同时降低成本。

本发明采取的技术方案为：

一种去除硬质掩膜结构中缺陷的方法，应用于具有缺陷图案的硬质掩膜结构上，所述硬质掩膜结构包括具有半导体结构的衬底，该衬底的上表面从下至上顺序依次覆盖有介质层、第一氧化物层、硬质掩膜层和第二氧化物层，所述缺陷图案贯穿所述第二氧化物层和所述硬质掩膜，且该缺陷图案部分位于所述第一氧化物层上，其中，包括以下步骤：

步骤S1、刻蚀所述第二氧化物层至所述硬质掩膜的上表面；

步骤S2、刻蚀所述硬质掩膜至所述第一氧化物层的上表面；

步骤S3、对所述第一氧化物层进行平坦化工艺，部分去除所述第一氧化物层，同时将位于所述第一氧化物层上的缺陷图案去除。

上述的去除硬质掩膜结构中缺陷的方法，其中，所述衬底包括硅基板和金属层，所述介质层包括超低介常数介质层和NDC介质层，所述第一氧化物层材质为SiON或TEOS，所述硬质掩模层材质为TiN，所述第二氧化物层包括有两层氧化层，所述氧化层底端为SION层，所述SION层上表面覆盖有OX层。

上述的去除硬质掩膜结构中缺陷的方法，其中，所述步骤S1中采用高选择比干法蚀刻第二氧化层至所述硬质掩模层的上表面。