[发明专利]基准电压产生装置

说明书

技术领域

本发明涉及在半导体集成电路内产生基准电压的基准电压产生装置。

背景技术

采用图2说明在现有的基准电压产生装置中使用的电路。

为了作为电流源发挥功能而连接的耗尽型NMOS晶体管（D型NMOS）10向进行二极管连接的增强型NMOS晶体管（E型NMOS）20流入恒定电流。通过该恒定电流，在E型NMOS20中产生与各个晶体管的阈值电压以及尺寸相应的基准电压。这里，在D型NMOS10的栅极中掺杂有N型的杂质，在E型NMOS的栅极中掺杂有P型的杂质（例如，参照专利文献1（图2））。

专利文献1：日本特开昭59-200320号公报

近年来，在电子设备的高精度化方面取得了进步，与此相伴，在各个方面都要求控制该电子设备的IC的高精度化。例如，为了实现IC的电气特性的高精度化，要求即使温度发生变化，在IC内部，基准电压产生装置也能高精度地产生基准电压，即基准电压的温度特性变得更平坦。

发明内容

本发明是鉴于上述要求而完成的，其课题是提供具有更平坦的温度特性的基准电压产生装置。

本发明为了解决上述课题而采用如下的基准电压产生装置，其特征在于，在基准电压产生装置中具备：第一导电类型的耗尽型MOS晶体管，其为了作为电流源发挥功能而进行连接并流过恒定电流；以及第一导电类型的增强型MOS晶体管，其进行二极管连接，具有与上述耗尽型MOS晶体管的迁移率大致相同的迁移率，基于上述恒定电流产生基准电压。

在本发明中，因为第一导电类型的耗尽型NMOS晶体管与第一导电类型的增强型NMOS晶体管的迁移率大致相同，所以它们的温度特性也大致相同，基准电压的温度特性良好。

附图说明

图1是示出基准电压产生装置的剖面图的图。

图2是示出基准电压产生装置的等效电路的图。

标号说明

10耗尽型NMOS晶体管（D型NMOS）；20增强型NMOS晶体管（E型NMOS）；11、21栅极电极；12、22栅绝缘膜；13、23沟道掺杂区域；14、24源极；15、25漏极；16、26阱；29衬底。

具体实施方式

以下，参照附图来说明本发明的实施方式。

首先，采用图1所示的剖面图来说明基准电压产生装置的基本结构。

基准电压产生装置具备耗尽型NMOS晶体管（D型NMOS）10以及增强型NMOS晶体管（E型NMOS）20。D型NMOS10的栅极电极11以及源极14与基准电压产生端子连接，漏极15与电源端子连接。通过进行这样的连接，D型NMOS10作为电流源发挥作用。E型NMOS20的栅极电极21以及漏极25与基准电压产生端子连接，源极24与接地端子连接。即，进行二极管连接的E型NMOS20与D型NMOS10串联连接。因此，等效电路为图2所示的电路图，与现有电路等效。

为了形成D型NMOS10，首先在P型的衬底29的表面上形成P型的阱16。然后，在阱16的表面上形成N型的沟道掺杂区域13。接着，在沟道掺杂区域13上形成栅绝缘膜12。然后，在栅绝缘膜12上形成N型的栅极电极11。另外，以隔着栅极电极11以及栅绝缘膜12下面的沟道掺杂区域13的方式，在阱16的表面形成N型的源极14以及N型的漏极15。

D型NMOS10的栅极电极11的极性与源极14、漏极15的极性相同，形成为N型。由此，N型的栅极电极11与P型的阱16的功函数之差较大，施加衬底表面反转的方向的电场，所以D型NMOS10的阈值电压降低到D型NMOS10成为耗尽型的程度。此外，由于N型的沟道掺杂区域13，阈值电压降低，沟道形成在衬底内部，形成埋入沟道。这里，适当控制向栅极电极11以及沟道掺杂区域13的杂质注入，使D型NMOS10成为耗尽型。

为了形成E型NMOS20，首先在P型的衬底29的表面上形成P型的阱26。然后，在阱26的表面上形成N型的沟道掺杂区域23。接着，在沟道掺杂区域23上形成栅绝缘膜22。然后，在栅绝缘膜22上形成P型的栅极电极21。另外，以隔着栅极电极21以及栅绝缘膜22下面的沟道掺杂区域23的方式，在阱26的表面形成N型的源极24以及N型的漏极25。