[发明专利]接触孔插塞的制造方法

说明书

技术领域

本发明是有关于一种接触孔插塞的制造方法，特别是有关于一种接触孔插塞的蚀刻轮廓的控制方法。

背景技术

在奈米半导体工艺中，随着世代微缩工艺的演进，对于蚀刻轮廓(profile)控制能力势必面对挑战。在已知技术中，多利用化学性蚀刻方式来进行多晶硅蚀刻(poly etching)工艺，也因此垂直的蚀刻轮廓(vertical Profile)是半导体发展所需克服的难题。

在已知的动态存取存储器(DRAM)是利用反转式接触孔插塞(reverse contact plug process)工艺来制造具有高深宽比的接触孔插塞工艺。上述反转式接触孔插塞先利用蚀刻多晶硅材料的方式形成多晶硅柱来定义接触孔的形状，再将氧化介电层填入多晶硅柱之间的间隙。再通过多晶硅对于氧化介电层的极佳选择比将多晶硅柱移除以形成接触孔。

然而，典型的多晶硅蚀刻工艺是利用氟、溴化氢和氧气为蚀刻气体，且通过溴化氢/氧气比值(HBr/O2ratio)调整蚀刻轮廓。调低溴化氢/氧气比值可得到较垂直的蚀刻轮廓但郄会造成底部多晶硅的化合物残留而蚀刻停止(etching stop)，产生接触孔插塞短路(contact-to-contact short)的问题。另外，为改善接触孔插塞短路问题而调高溴化氢/氧气比值时，多晶硅柱会出现缺口轮廓(profile notching)而造成多晶硅柱断裂及接触孔插塞电性阻值升高的风险，进而对元件良率或电性产生不良的后果。

发明内容

因此，在此技术领域中，有需要一种接触孔插塞的制造方法，其具有高深宽比且具有垂直的侧壁轮廓，以改善已知技术的缺点。

本发明的一实施例提供一种接触孔插塞的制造方法，包括提供一半导体基板，其中设置有沿一第一方向延伸的多个隔绝物，且其中上述半导体基板具有沿一第二方向延伸的多个电晶体结构；全面性沉积一导电牺牲层；于上述导电牺牲层上形成的多个硬遮罩图案，上述多个硬遮罩图案沿上述第一方向和一第二方向排列成一阵列；使用一第一蚀刻气体，进行一第一非等向性蚀刻工艺，移除未被上述些硬遮罩图案覆盖的部分上述导电牺牲层，直到上述多个电晶体结构顶部的氧化保护层暴露出来为止；使用一第二蚀刻气体，进行一第二非等向性蚀刻工艺，移除未被上述多个硬遮罩图案覆盖的部分上述导电牺牲层，以形成多个导电牺牲图案，其中上述多个导电牺牲图案的多个个底部彼此相连；进行一氧化工艺，以分别于上述多个导电牺牲图案的侧壁上形成多个氧化保护层；使用一第三蚀刻气体，进行一第三非等向性蚀刻工艺，从未被上述多个硬遮罩图案覆盖的上述多个导电牺牲图案的多个侧壁和上述多个底面上移除部分上述多个氧化保护层以及部分上述多个导电牺牲图案；使用一第四蚀刻气体，进行一第四非等向性蚀刻工艺，移除未被上述多个硬遮罩图案覆盖的上述多个导电牺牲图案的彼此相连的上述多个底部，以形成彼此分离的多个导电牺牲柱。

本发明提供的一种接触孔插塞的制造方法，形成具高深宽比且具垂直侧壁的导电牺牲柱，并可避免已知工艺产生接触孔插塞短路或接触孔插塞阻值过高的问题，且提升元件的电性或良率。

附图说明

图1a为本发明实施例的接触孔插塞的制造方法的上视示意图。

图1b为本发明实施例的接触孔插塞的制造方法沿图1a的A-A’切线的剖面示意图。

图1c为本发明实施例的接触孔插塞的制造方法沿图1a的B-B’切线的剖面示意图。

图2a为本发明实施例的接触孔插塞的制造方法的上视示意图。

图2b为本发明实施例的接触孔插塞的制造方法沿图2a的A-A’切线的剖面示意图。

图2c为本发明实施例的接触孔插塞的制造方法沿图2a的B-B’切线的剖面示意图。

图3a为本发明实施例的接触孔插塞的制造方法的上视示意图。

图3b为本发明实施例的接触孔插塞的制造方法沿图3a的A-A’切线的剖面示意图。

图3c为本发明实施例的接触孔插塞的制造方法沿图3a的B-B’切线的剖面示意图。

图4、图5、图6、图7、图8、图9为本发明实施例的接触孔插塞沿图3a的A-A’切线的后续工艺步骤的剖面示意图。

500~接触孔插塞；

200~半导体基板；

201~浅沟槽隔绝物；

202~表面；

204~绝缘垫层；

206~导电牺牲层；

206a、206b、206c~导电牺牲图案；

208~硬遮罩图案；