[发明专利]一种基于可编程基本逻辑单元的数据移位寄存电路

权利要求书

1.一种基于可编程基本逻辑单元的数据移位电路，其包括：多个串联的移位寄存器单元，所述移位寄存器单元由两级串联的带门控开关缓冲器的可编程基本逻辑单元中的静态存储器构成，其中所述移位寄存器单元的数据输入端为第一级静态存储器的门控开关缓冲器的输入端；所述移位寄存器单元的数据输出端为第二级静态存储器的输出，所述移位寄存器单元的时钟端与第一级静态存储器的门控开关缓冲器的门控开关输入端直接相连，并与第二级静态存储器的门控开关缓冲器的门控开关输入端通过一反相器相连。

2.如权利要求1所述的电路，其特征在于，所述数据移位电路还包括由可编程基本逻辑单元的LUT配置成的多路选择开关电路和配置信息存储电路；其中所述配置信息存储电路用于存储表示移位位数m的配置信息，所述多路选择开关电路根据所述移位配置信息选择输出第m个移位寄存器单元的输出数据。

3.如权利要求2所述的电路，其特征在于，所述构成移位寄存器单元的静态存储器包括两个传输门、两个反相器、两个控制端和两个双向端口，其第一个双向端口经第一个传输门后与第一个反相器的输入和第二个反相器的输出相连，第一个反相器的输出与第二个传输门相连，第二个双向端口经第二个传输门与第一个反向启动额输出和第二个反相器的输入相连，第二个反相器的输出与第一个传输门相连；两个控制端分别控制两个传输门是否导通，当两传输门均导通时，两双向端口为逻辑反向关系。

4.如权利要求3所述的电路，其特征在于，在所述可编程基本逻辑单元的数据移位寄存工作模式下，传输门M1、M2被配置为导通状态。

5.如权利要求3所述的电路，其特征在于，所述带门控开关缓冲器的静态存储器还包括带门控开关缓冲器，所述带门控开关缓冲器的输出端与所述静态存储器的第一双向端口相连，所述静态存储器的第二双向端口与下一级开门控开关缓冲器的输入相连。

6.一种基于可编程基本逻辑单元的数据移位电路，其包括：2ⁿ位移位寄存器、n输入查找表和配置信息存储块；

所述2ⁿ位移位寄存器包括串联的2ⁿ个移位寄存器单元，输入数据在该串联的2ⁿ个移位寄存器单元中逐位移动；

所述n输入查找表被配置成多路选择开关，其根据从配置信息存储模块输入的移位位数m选择输出第m个移位寄存器单元的输出数据；

所述配置信息存储模块，用于存储输入数据的移位位数m，其输出与n输入查找表的输出相连。

7.如权利要求6所述的数据移位电路，其特征在于，所述移位寄存器单元由两级串联的带门控开关缓冲器的可编程基本逻辑单元中的静态存储器构成，其中所述移位寄存器单元的数据输入端为第一级静态存储器的门控开关缓冲器的输入端；所述移位寄存器单元的数据输出端为第二级静态存储器的输出，所述移位寄存器单元的时钟端与第一级静态存储器的门控开关缓冲器的门控开关输入端直接相连，并与第二级静态存储器的门控开关缓冲器的门控开关输入端通过一反相器相连。

8.如权利要求7所述的数据移位电路，其特征在于，所述构成移位寄存器单元的静态存储器包括两个传输门、两个反相器、两个控制端和两个双向端口，其第一个双向端口经第一个传输门后与第一个反相器的输入和第二个反相器的输出相连，第一个反相器的输出与第二个传输门相连，第二个双向端口经第二个传输门与第一个反向启动额输出和第二个反相器的输入相连，第二个反相器的输出与第一个传输门相连；两个控制端分别控制两个传输门是否导通，当两传输门均导通时，两双向端口为逻辑反向关系。

9.如权利要求6所述的数据移位电路，其特征在于，所述配置信息存储模块由可编程基本逻辑单元中的静态存储器构成。

10.一种由基于可编程基本逻辑单元的数据移位寄存器实现的数据移位方法，其中所述数据移位寄存器包括2ⁿ位移位寄存器、n输入查找表和配置信息存储块；该方法包括：

步骤1：在可编程基本逻辑单元的常规模式下，将n输入查找表配置成多路选择开关；

步骤2：输入数据串行输入到所述2ⁿ位移位寄存器的数据输入端，所述2ⁿ位移位寄存器包括串联的2ⁿ个移位寄存器单元，所述输入数据在时钟脉冲的作用下在所述串联的2ⁿ个移位寄存器单元中逐位移动；

步骤3：所述多路选择开关根据从配置信息存储模块输入的移位信息，选择第m个所述移位寄存器单元的输出数据，将其作为移位后的数据进行输出，其中所述移位信息为移位位数m。