[发明专利]一种反熔丝型可编程式存储器

权利要求书

1.一种反熔丝型可编程式存储器，包括存储单元、信号预处理电路、信号输入端以及信号输出端；所述信号预处理电路连接在所述信号输入端与所述存储单元之间，接收输入的输入信号，并将处理后的信号输出到存储单元；所述信号输出端接收所述存储单元的输出数据；其特征在于，在所述存储单元与所述信号输入端之间设置第一冗余结构模块和在所述存储单元与所述信号输出端之间设置第二冗余结构模块；所述第一冗余结构模块和所述第二冗余结构模块，通过算法和概率事件屏蔽所述冗余结构模块中产生翻转脉冲的方式纠正单粒子翻转事件；

或者在所述存储单元与所述信号输出端之间设置第二冗余结构模块，所述第二冗余结构模块通过算法和概率事件屏蔽所述第二冗余结构模块中产生翻转脉冲的方式纠正单粒子翻转事件；

所述信号输入端和所述信号输出端分别包括滤波电路模块，其中，所述信号输入端设置第一滤波电路模块，所述信号输出端设置第二滤波电路模块；所述第一滤波电路模块和所述第二滤波电路模块分别连接所述第二冗余结构模块，所述第一滤波电路模块接收逻辑控制信号，并将所述逻辑控制信号输入到所述第二冗余结构模块；所述第二滤波电路模块接收所述第二冗余结构模块的输出信号。

2.如权利要求1所述的存储器，其特征在于，所述第一冗余结构模块设置在所述信号输入端和所述信号预处理电路之间，其中，所述第一冗余结构模块包括n路冗余信号输出，所述信号预处理电路包括与所述第一冗余结构模块n路冗余信号输出相对应的n个预处理子电路，所述n个预处理子模块分别对应连接所述的n路冗余信号输出；并分别连接到所述存储单元中；n为大于1的正整数。

3.如权利要求1所述的存储器，其特征在于，所述第一冗余结构模块设置在所述信号预处理电路中或者设置在所述信号预处理电路与所述存储单元之间；其中，所述信号预处理电路连接信号输入端接收输入信号；所述第一冗余结构模块包括n路冗余信号输出，所述第一冗余结构模块接收所述信号预处理电路处理信号，n路冗余信号输出分别连接到所述存储单元；n为大于1的正整数。

4.如权利要求3所述的存储器，其特征在于，所述第一冗余结构模块包括译码冗余结构子模块以及预充电冗余结构子模块；所述信号预处理电路包括译码子电路以及预充电子电路，所述译码冗余结构子模块连接所述译码子电路，接收所述译码子电路输出的译码信号，并连接到所述存储单元将所接收的译码信号冗余成多路冗余信号输出到所述存储单元中；所述预充电冗余结构子模块连接所述预充电子电路，接收所述预充电子电路输出的地址跳变信息，并连接到所述存储单元将所接收的地址跳变信息冗余成多路冗余信号输出到所述存储单元中。

5.如权利要求4所述的存储器，其特征在于，所述译码冗余结构子模块和/或预充电冗余结构子模块的冗余信号输出为三路；所述译码冗余结构子模块或者所述预充电冗余结构子模块包括第一至第七反相器，其中，所述第一反相器的输入端接收输入信号；所述第一、第二和第三反相器串联连接形成第一路冗余信号输出；所述第一、第四和第五反相器串联连接形成第二路冗余信号输出；所述第一、第六和第七反相器串联连接形成第三路冗余信号输出；三路冗余信号输出分别连接到三个存储单元中。

6.如权利要求1－5任一项所述的存储器，其特征在于，所述第二冗余结构模块包括m路冗余信号输入，所述第二冗余结构模块的m路冗余信号输入分别连接对应的存储单元；其中，m为大于1的整数。

7.如权利要求6所述的存储器，其特征在于，所述第二冗余结构模块为三路冗余信号输入，所述第二冗余结构模块包括第一至第三两输入与非门以及一个三输入与非门；其中，三路冗余信号输入分别接收三个存储单元的输出信号，从三路冗余信号中选择不同的两路信号输入到两输入与非门的输入端且不同的两输入与非门的输入信号不能完全相同，三个两输入与非门的输出端分别连接所述三输入与非门的输入端，所述三输入与非门的输出信号为所述第二冗余结构的输出信号。

8.如权利要求1所述的存储器，其特征在于，所述第一滤波电路模块和/或所述第二滤波电路模块包括第八反相器、第九反相器、第一滤波电容以及第二滤波电容；其中，所述第八反相器的输入端接收输入信号，所述第九反相器的输入端连接所述第八反相器的输出端；所述第一滤波电容的一端连接所述第八反相器的输出端，另一端接地；所述第二滤波电容的一端连接所述第九反相器的输出端，另一端接地；从所述第九反相器的输出端输出所述滤波电路模块的输出信号。