[发明专利]半导体器件

说明书

关联申请

本申请享受以日本专利申请2012－205048号（申请日：2012年9月18日）为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的所有内容。

技术领域

本发明的实施方式涉及半导体器件。

背景技术

受电力电子技术领域中的电源机器对小型化、高性能化的要求，在以IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极晶体管）元件为代表的电力用半导体器件中，与高耐压化、大电流化一起，还关注针对低损失化、高破坏耐量化、高速化的性能改善。

但是，在IGBT元件中，如果通过双极性动作从集电极侧向元件内注入了空穴（孔），则有时在元件内部产生负性电阻，从而元件的耐性降低。

发明内容

本发明想要解决的课题在于提供一种能够提高元件的耐性的半导体器件。

实施方式提供一种半导体器件，其特征在于，具备：第1导电类型的第1半导体层；第2导电类型的第2半导体层，设置于所述第1半导体层之上；第3半导体层，设置于所述第2半导体层之上，并且具有第1导电类型的第1半导体区域和第2导电类型的第2半导体区域沿着相对所述第1半导体层与所述第2半导体层的层叠方向垂直的第1方向交替排列的构造；第4半导体层，设置于所述第3半导体层之上，并且具有第1导电类型的第3半导体区域和第2导电类型的第4半导体区域沿着所述第1方向交替排列的构造；第1导电类型的第5半导体层，设置于所述第4半导体层之上；第2导电类型的第6半导体层，设置于所述第5半导体层之上；第1电极，隔着绝缘膜而与所述第6半导体层、所述第5半导体层以及所述第4半导体区域相接；第2电极，与所述第6半导体层连接；以及第3电极，与所述第1半导体层连接。

所述第2半导体区域中包含的杂质元素的浓度高于所述第1半导体区域中包含的杂质元素的浓度。所述第3半导体区域中包含的杂质元素的浓度高于所述第4半导体区域中包含的杂质元素的浓度。所述第2半导体层的上端与所述第3半导体层和所述第4半导体层的界面之间的第1长度比所述界面与所述第5半导体层的下端之间的第2长度短。

附图说明

图1是第1实施方式的半导体器件的示意图，图（a）是剖面示意图，图（b）是平面示意图。

图2是说明第1参考例的半导体器件的漂移层内的电场的图，图（a）是半导体器件的剖面示意图，图（b）是示出半导体器件的漂移层内的位置与电场的关系的图。

图3是说明第2参考例的半导体器件的漂移层内的电场的图，图（a）是半导体器件的剖面示意图，图（b）是示出半导体器件的漂移层内的位置与电场的关系的图。

图4是示出第1以及第2参考例的半导体器件的电压电流特性的图。

图5是说明第1实施方式的半导体器件的超级结构造内的电场的图，图（a）是半导体器件的剖面示意图，图（b）是示出半导体器件的超级结构造内的位置与电场的关系的图。

图6是说明第3参考例的半导体器件的超级结构造内的电场的图，图（a）是半导体器件的剖面示意图，图（b）是示出半导体器件的超级结构造内的位置与电场的关系的图。

图7是说明第1实施方式的变形例的半导体器件的超级结构造内的电场的图，图（a）是半导体器件的剖面示意图，图（b）是示出半导体器件的超级结构造内的位置与电场的关系的图。

图8是示出第1实施方式以及第2参考例的半导体器件的电压电流特性的图。

图9是第2实施方式的半导体器件的示意图，图（a）是剖面示意图，图（b）是平面示意图。

（符号说明）

1、2、100、200、300：半导体器件；10：集电极层；11：缓冲层；11u：上端；12、13、52、53：半导体层；12n、12p、13n、13p、52n、52p、53n、53p：半导体区域；15：界面；16：漂移层；20：基极层；20d：下端；21：发射极层；22：源极层；25：p⁺形半导体层；30：栅电极；31：栅极绝缘膜；35：层间绝缘膜；40：发射极电极；41：集电极电极。

具体实施方式

以下，参照附图，说明实施方式。在以下的说明中，对同一部件附加同一符号，对于说明过一次的部件，适当地省略其说明。

（第1实施方式）

图1是第1实施方式的半导体器件的示意图，图（a）是剖面示意图，图（b）是平面示意图。

在图1（a）中，示出了沿着图1（b）的A－A线的位置处的剖面。