[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

在半导体技术领域中，随着半导体器件制造技术的不断发展，垂直MOS晶体管（vertical MOSFET，简称VMOS）由于其自身的优良器件性能而具备越来越广阔的应用前景。

然而，在实际应用中，传统的垂直MOS晶体管（VMOS）往往由于器件内的寄生双极型晶体管的存在而很容易产生大的漏电流。此外，传统的垂直MOS晶体管由于栅极长度（gate length）的影响，还比较容易导致阈值电压（Vth）较小。传统的VMOS的上述问题，导致了其在应用时将不可避免地在一定程度上影响半导体器件的性能。

因此，需要提出一种新的半导体器件及其制造方法，以解决现有技术中存在的上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件及其制造方法。

一方面，本发明提供一种半导体器件的制造方法，其中所述半导体器件包括垂直MOS晶体管，所述方法包括制造位于所述垂直MOS晶体管的漏极与主体之间的介电层的步骤。

进一步的，所述方法包括：

步骤S101：提供半导体衬底，在所述半导体衬底上依次形成包括第一绝缘层、第一牺牲层和第二牺牲层的叠层结构；

步骤S102：刻蚀形成贯穿所述叠层结构的凹槽；

步骤S103：在所述凹槽内形成所述垂直MOS晶体管的主体，其中，所述主体的高度低于所述叠层结构；

步骤S104：在所述主体的上方、所述凹槽的内侧形成相对的第一侧壁和第二侧壁；

步骤S105：在所述第一侧壁和第二侧壁之间、所述主体之上形成低于所述叠层结构的介电层。

其中，所述介电层的材料为二氧化硅。形成所述介电层的方法为热氧化法。

其中，形成所述垂直MOS晶体管的主体的方法为硅外延生长。

进一步的，在所述步骤S105之后还包括如下步骤：

步骤S106：去除所述第一侧壁和第二侧壁，并在所述凹槽内形成填充材料层；

步骤S107：去除所述第二牺牲层，并在所述填充材料层的顶部及侧壁形成第二绝缘层；

步骤S108：去除所述第一牺牲层；

步骤S109：在所述主体的两侧依次形成所述垂直MOS晶体管的第一栅介电层和第二栅介电层以及位于所述第一栅介电层外侧的第一栅极和位于所述第二栅介电层外侧的第二栅极；

步骤S110：通过离子注入在所述半导体衬底位于所述主体两侧的区域形成所述垂直MOS晶体管的第一源极和第二源极，在所述介电层的上方形成所述垂直MOS晶体管的漏极。

其中，在所述步骤S108和步骤S109之间还包括如下步骤：

进行轻掺杂处理，以在所述半导体衬底位于所述主体两侧的区域形成第一轻掺杂区和第二轻掺杂区、在所述填充材料层内形成第三轻掺杂区。

另一方面，本发明提供一种半导体器件，其中所述半导体器件包括垂直MOS晶体管，所述垂直MOS晶体管的漏极与主体之间设置有介电层。

进一步的，所述垂直MOS晶体管包括：

半导体衬底；

位于所述半导体衬底上且高于所述半导体衬底的主体；

位于所述半导体衬底在所述主体两侧的区域的第一源极和第二源极；

位于所述主体两侧的第一栅极和第二栅极；以及

位于所述主体上方的漏极。

进一步的，所述垂直MOS晶体管还包括：

位于所述第一源极与所述第一栅极之间、以及所述第二源极与所述第二栅极之间的第一绝缘层；

位于所述第一栅极与所述主体之间且垂直于所述半导体衬底的第一栅介电层以及位于所述第二栅极与所述主体之间且垂直于所述半导体衬底的第二栅介电层；

位于所述第一栅极与所述主体之间、以及所述第二栅极与所述主体之间的第二绝缘层。

其中，所述介电层的宽度小于所述主体的宽度。

其中，所述介电层的材料为二氧化硅。

其中，所述主体的材料为硅。

本发明的半导体器件，由于在垂直MOS晶体管的漏极与主体之间设置了介电层，可以有效抑制由于寄生双极型晶体管导致的漏电流，并且可以改善阈值电压（Vth）。本发明的半导体器件的制造方法，可以用于制造上述结构的半导体器件，因而其制造的半导体器件同样具有上述优点。

附图说明