[发明专利]一种高可靠性P型绝缘体上硅横向双扩散场效应晶体管

说明书

技术领域

本发明主要涉及高压功率半导体器件的可靠性领域，具体来说，是一种具有高可靠性的P型绝缘体上硅横向双扩散场效应晶体管，适用于等离子平板显示设备、半桥驱动电路以及汽车生产领域。

背景技术

功率集成电路产业的迅速发展使得功率器件得到了飞速发展，其市场应用也逐步扩大，需求量与日俱增。功率横向双扩散金属氧化物半导体晶体管（Lateral double diffused metal oxide semiconductor,LDMOS）因为设计简单、工艺兼容性好等优点，在高压功率集成电路中得到了广泛的应用。

SOI（Silicon-On-Insulator，绝缘衬底上的硅）技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小等优势。

绝缘体上硅横向双扩散场效应晶体管（SOI-LDMOS）是一种典型的基于SOI工艺的器件，它结合了两者的优点，具有耐压高、驱动电流能力强等优点，在功率集成电路中得到了广泛应用。但是由于功率器件工作在高电压、大电流的环境下，面临着非常严峻的可靠性问题，当绝缘体上硅横向双扩散场效应晶体管中有大电流通过时，由于Kirk效应会发生基区展宽，导致电流显著增大，发生击穿。同时，当横向双扩散场效应晶体管用在静电防护电路中泄放大电流时，也会由于Kirk效应发生基区展宽，导致泄放电流的能力显著下降。目前，国内外学者从器件结构上提出了诸多改进方法来提高SOI-LDMOS器件的可靠性。例如，延长器件漂移区长度来有效地避免Kirk效应，从而减小了器件击穿和泄放电流能力差的风险。类似的方法有很多，但是它们在改善可靠性问题的优点下，也会有不足的地方，比如器件正常工作的电流能力下降、器件面积的显著增大以及工艺版次的复杂度提高等等。

围绕着高压工艺对高开态击穿电压、高泄放电流能力以及较低的成本的要求，本发明提出了一种具有高可靠性的P型绝缘体上硅横向双扩散场效应晶体管，与一般的绝缘体上硅横向双扩散场效应晶体管结构相比，其开态击穿电压和泄放电流能力有了明显的提高。

发明内容

本发明就是针对上述问题，提出了一种能够提高器件开态击穿电压和泄放电流能力的高可靠性的P型绝缘体上硅横向双扩散场效应晶体管。

本发明采用如下技术方案：P型衬底，在P型衬底上设有埋氧化层，在埋氧化层上设有N-阱，在N-阱的内部设有N阱和P阱，在N阱的内部设有N型体接触区和P型源区，P阱的内部设有P型漏区，在N-阱、N阱和P阱的表面设有场氧化层，且场氧化层的一端与P型源区的一端相抵，所述场氧化层的另一端向P型漏区延伸并止于P型漏区的边界，在场氧化层的表面设有多晶硅栅，在N型体接触区、P型源区、多晶硅栅、场氧化层和P型漏区的表面设有钝化层，在N型体接触区和P型源区的表面连接有第一金属层，在多晶硅栅的表面连接有第二金属层，在P型漏区的表面连接有第三金属层，在P型漏区和部分场氧化层的下方设有P-阱，所述P-阱底端穿过P阱且与埋氧化层相接

P-阱与P阱的交叠部分横向长度为3-5μm，交叠部分纵向深度为3-5μm。P-阱的掺杂浓度是P阱掺杂浓度的一倍到二倍，P-阱的注入能量是P阱的注入能量的二到三倍。

与现有技术相比，本发明具有如下优点：

（1）、本发明器件在P型漏区6和部分场氧化层12的下方设有P-阱15，且P-阱15底端与埋氧化层2相接，P-阱15的出现使得电场分布趋于器件内部，开态条件下的空穴电流路径更加分散，因此由大注入以及高电场引起的Kirk效应会被很好地抑制，进而有效地提升器件开态击穿电压。参照图3可以看出，本发明结构的开态击穿电压有了明显的提升。

（2）、本发明器件在P型漏区6和部分场氧化层12的下方设有P-阱15，且P-阱15底端与埋氧化层2相接，P-阱15的引入一方面将寄生晶体管开启时的空穴电流路径延伸到埋氧层附近，使得电流分布更加分散，总电流相同的条件下晶格温度更低；另一方面优化了N-阱3和P阱5之间的电场，电场的分布更加均匀，相同的电流条件下产生的焦耳热更少。因而，P-阱15的引入提高了寄生晶体管泄放电流的能力，器件的静电防护能力大大提升。参照图4可以看出，在结温相同的情况下，本发明结构能够泄放比一般结构更多的电流。