[发明专利]半导体集成电路以及内部电压产生方法

说明书

一种半导体集成电路包括具有PMOS电晶体和第一比较器的第一内部电压产生器、具有NMOS电晶体和第二比较器的第二内部电压产生器以及提供一泵浦功率电压给第二比较器的电压泵浦产生器。功率控制电路可切换地于启动半导体集成电路时致能第一内部电压产生器的输出，以及于启动半导体集成电路后致能第二内部电压产生器的输出。本发明提供的一种半导体集成电路以及内部电压产生方法，通过降低工作供应电压能够使功率消耗降低。

技术领域

本发明是有关于一种集成电路，特别是有关于在集成电路内产生内部电压的电路。

背景技术

现今几乎每一个电子设备都具有些许存储器或电子储存媒体来储存资料。这些存储器通常使用可定址(addressable)的半导体(例如由晶体管构成的集成电路)执行于硬件中。数据机装置(modem electronic)中所使用的存储器有许多不同的类型，包括(但并不仅限于此)随机存取存储器(RAM)、唯读存储器(ROM)、快闪存储器(Flash)和电子抹除式可复写唯读存储器(EEPROM)。

由于半导体集成电路装置的积集度(integration)的提高，半导体集成电路装置中的元件亦趋于微型化。当MOS晶体管(隔绝栅极型场效晶体管(insulated gate typefield effect transistor))的体积减少时，栅极绝缘膜(gate insulating film)的厚度随之减少，同时内连接点(interconnection)间的层间绝缘膜(interlayer insulatingfilm)厚度也跟着减少。假设一外部供应电压提供一传统电压值(例如以5伏特作为工作供应电压时)，将会发生介电层击穿(dielectric breakdown)的现象，破坏集成电路的可靠性。因此，于半导体集成电路装置中，例如使用操作于具有传统5伏特供应电压的系统的半导体存储器装置，其内部供应电压会以步阶方式下降(stepped down，以下简称步降)或受到压降转换(down conversion)而产生一内部电压。此内部电压将于系统中作为一工作供应电压来使用。

设计一内部电压产生器(例如利用压降转换来产生内部电压)使其所产生的内部电压即使在外部供应电压高于恒定电压时，其电压仍会维持于预设恒定电压值。维持内部电压于一恒定电压值的运作与内部步降电压或者压降转换有关。此内部电压产生器通常使用在半导体存储器装置中，例如动态随机存取存储器(dynamic random access memory，DRAMs)和静态随机存取存储器(static random access memory，SRAMs)。其理由为大规模集成电路装置逻辑(large-scale integrated circuit device，LSIs)(例如决定系统的供应电源的微处理器)与半导体存储器装置相比尚未高度微型化，且仍然使用5伏特作为系统供应电压。步降电压的目的为确认集成电路装置内部电路的可靠性和减少电流的消耗。功率消耗通常与电压的平方成比例。因此，降低工作供应电压能够使功率消耗降低。

发明内容

为了解决现有技术存在的上述技术问题，本发明提供了一种半导体集成电路以及内部电压产生方法，通过降低工作供应电压能够使功率消耗降低。