[发明专利]逻辑器件及其MDIO数据发送方法

权利要求书

1.一种MDIO数据发送方法，包括：

主机通过MDIO接口向逻辑器件发送读取请求；

所述逻辑器件根据接收的读取请求，在接收到所述主机发送的第2比特的转换标志后的第一个处理时钟到来时，触发将第1比特的MDIO数据赋值到所述MDIO接口的MDIO数据线上的操作；

在所述逻辑器件发送多比特的MDIO数据过程中，在将第i比特的MDIO数据赋值到所述MDIO数据线后，若检测到MDC时钟上升沿/下降沿，则在检测到MDC时钟上升沿/下降沿的时间点后的第m个处理时钟到来时，触发将第i+1比特的MDIO数据赋值到MDIO数据线的操作，向所述主机发送MDIO数据；其中，i为自然数。

2.如权利要求1所述的方法，其中，所述m个处理时钟的时间段小于一个MDC时钟周期的时间段。

3.如权利要求2所述的方法，其中，所述m个处理时钟的时间段大于数据维持时间指标所指示的数据维持时间；其中，所述数据维持时间指标为所述MDIO接口的指标之一。

4.如权利要求1-3任一所述的方法，其中，所述检测到MDC时钟上升沿/下降沿具体包括：

在每次处理时钟到达时，对所述MDC时钟进行采样，根据采样的数值的变化，确定检测到所述MDC时钟上升沿/下降沿。

5.如权利要求4所述的方法，其中，在所述逻辑器件发送多比特的MDIO数据前，还包括：

所述逻辑器件对所述MDIO数据线上的数据进行重采样：在每个处理时钟到达时，对所述MDIO数据线上的数据进行采样；并根据重采样的数值接收所述主机通过所述MDIO接口发送的数据。

6.一种逻辑器件，包括：

处理时钟输出模块，用于输出处理时钟；

数据接收处理模块，用于通过MDIO接口接收主机发送的数据，并在确定接收到主机发送的读取请求后，根据所述读取请求中的物理地址和设备地址获取相应数据到缓存中；并在接收到所述主机发送的第2比特的转换标志后的第一个处理时钟到来时，发送数据发送信号；

数据发送模块，用于接收所述处理时钟输出模块输出的处理时钟，并在接收到所述数据接收处理模块发送的数据发送信号后，将所述缓存中的第1比特的MDIO数据赋值到所述MDIO接口的MDIO数据线上；以及在将第i比特的MDIO数据赋值到所述MDIO数据线后，若检测到MDC时钟上升沿/下降沿，则在检测到MDC时钟上升沿/下降沿的时间点后的第m个处理时钟到来时，将所述缓存中的第i+1比特的MDIO数据赋值到MDIO数据线向所述主机发送；其中，i为自然数。

7.如权利要求6所述的器件，其中，所述处理时钟输出模块输出的处理时钟，满足如下要求：m个处理时钟的时间段小于一个MDC时钟周期的时间段。

8.如权利要求7所述的器件，其中，所述处理时钟输出模块输出的处理时钟，满足如下要求：m个处理时钟的时间段大于数据维持时间指标所指示的数据维持时间；其中，所述数据维持时间指标为所述MDIO接口的指标之一。

9.如权利要求8所述的器件，其中，所述数据接收处理模块还用于接收所述处理时钟输出模块输出的处理时钟，并使用所述处理时钟对所述MDIO接口的MDIO数据线上传送的数据进行重采样，根据重采样的数值接收所述主机发送的数据。

10.如权利要求6-9任一所述的器件，其中，所述数据发送模块包括：

数据赋值单元，在接收到所述数据接收处理模块发送的数据发送信号后，将所述缓存中的第1比特的MDIO数据赋值到所述MDIO接口的MDIO数据线上；

时钟沿检测单元，用于接收所述处理时钟输出模块输出的处理时钟，在每次处理时钟到达时，对所述MDC时钟进行采样，根据采样的数值的变化，确定检测到所述MDC时钟上升沿/下降沿；并在确定检测到所述MDC时钟上升沿/下降沿时，发送延时计数信号；

延时单元，用于接收所述处理时钟输出模块输出的处理时钟，并在接收到所述时钟沿检测单元发送的延时计数信号后，在每次处理时钟到达时进行计数，在计数结果等于m时，发送数据赋值信号；

所述数据赋值单元在将所述缓存中的第1比特的MDIO数据赋值到所述MDIO接口的MDIO数据线后，若接收到所述延时单元发送的数据赋值信号，则将所述缓存中的当前发送数据的下一比特MDIO数据赋值到MDIO数据线向所述主机发送。