[发明专利]基于ARM微处理器的siRNA干扰效率预测新方法有效

专利信息
申请号: 201310000114.1 申请日: 2013-01-04
公开(公告)号: CN103020489A 公开(公告)日: 2013-04-03
发明(设计)人: 刘元宁;张浩;段云娜;常亚萍;张晓旭;韩烨 申请(专利权)人: 吉林大学
主分类号: G06F19/18 分类号: G06F19/18
代理公司: 暂无信息 代理人: 暂无信息
地址: 130012 吉*** 国省代码: 吉林;22
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 基于 arm 微处理器 sirna 干扰 效率 预测 新方法
【说明书】:

技术领域

发明属生物信息学研究领域,尤其涉及在RNA干扰(RNA干扰是指由双链RNA诱发同源mRNA高效特异性降解的现象)技术中进行siRNA分子设计时预测siRNA干扰效率的方法。

背景技术

RNA干扰技术是近年来发展起来的一种有效基因研究工具,它的广泛应用加快了功能基因组学的研究步伐,同时也推动了基因治疗等相关领域的研究,影响RNA干扰效率的关键因素之一是siRNA序列(siRNA序列是由A、U、G、C四种碱基组成的长度为19或21的一串字符)设计。RNA干扰技术要求siRNA序列与靶点处的mRNA序列严格匹配,单个碱基错配可能使RNA干扰失效,因此,设计有效的siRNA序列能够提高基因沉默的效率。大量实验表明,针对同一靶mRNA设计的siRNA作用效果差别大,原因是siRNA的沉默效率受到靶mRNA序列和自身序列等因素影响。对于一个靶基因,按照传统的设计规则,会有成百上千个候选的siRNA序列,从中找到最有效的序列是siRNA设计领域中的难题之一。由于采用生物实验方法进行siRNA设计需要大量的人力物力,实验成本高、周期长、效率低,所以通过生物信息学与计算机辅助手段来优化siRNA设计,成为实现RNA干扰的有效手段。

由于RNA干扰的广泛应用,近年来出现了多个预测siRNA效率的方法,分为两类:第一类是基于规则的效率预测方法;第二类是基于机器学习的效率预测方法。在第一种方法中,研究者们比较、分析了高效siRNA序列与低效siRNA序列的差异,总结出能提高siRNA设计效率的规则,对候选的siRNA序列按照其满足规则的情况进行打分,一般情况下,得分较高的认为会有较高的沉默效率。但这种方法将每条规则的权重视为相同,没有区别对待;此外,这种方法还不能定量评估侯选siRNA序列的效率,只能区分siRNA有效或无效。因此,此类方法效率较低。第二类是基于机器学习的效率预测方法,这类方法能定量的预测siRNA的效率,提高了设计的准确性。所以本方法也采用机器学习的方法来进行siRNA干扰效率预测。目前siRNA效率预测大多数都考虑siRNA的特征、双链的能量特征等,但是没有考虑mRNA的motif特征、结构特征。我们认为mRNA全局的序列特征、结构特征对siRNA的干扰效率有影响,所以提出基于mRNA全局特征的siRNA干扰效率预测方法。

随机森林(random forest)是2001年Breiman提出的一种新的组合分类器算法。它的特点如下:具有较高的准确率,且不容易出现过拟合;采用bootstrap重抽样方法和随机选择特征进行分裂相结合,使该算法能较好地容忍噪声;可采用有效的估计方法来处理有缺失的数据,即使缺失数据的比重较大,也可以有很高的准确率。结合随机森林的特点,我们采用随机森林对siRNA的效率进行回归预测。这里Bootstrap抽样方法是指:对于一个含有N个样本的数据集,有放回的随机抽取N次,每一次都从N个样本中抽一个,由于每一次都是随机抽取,每一个样本被抽取的概率是一样的,所以有的样本可能被抽中多次,有的可能一次也没有被抽中。一次也没有被抽中的样本称为袋外数据OOB(out-of-bag)数据,采用OOB数据来估计模型的性能称为OOB估计。对于每一棵树,我们都可以得到它的OOB误差估计,取森林中所有树的OOB误差估计的均值,即可得到随机森林的泛化误差估计。

发明内容

本发明的目的在于提供一种能快速、准确地预测siRNA干扰效率的方法。该方法所需要的硬件设备包括处理器、内存、主板。

本发明包括下列步骤:

1.将siRNA序列输入CPLD。CPLD(Complex Programmable Logic Device)为复杂可编程逻辑器件,从PAL和GAL器件发展而来,相对而言规模大,结构复杂,属于大规模集成电路范围,是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。CPLD基本设计方法借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆(“在系统”编程)将代码传送到目标芯片中来实现设计。PAL指可编程阵列逻辑,是70年代末由MMI公司率先推出的一种低密度、一次性可编程逻辑器件。GAL为通用阵列逻辑,从PAL发展而来,因为采用了EECMOS工艺使得该器件的编程非常方便。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于吉林大学,未经吉林大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310000114.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top