[发明专利]输入/输出错误遏制事件后的恢复

说明书

在此描述了用于具有平台实体例如中断处理器的计算设备的装置、计算机实现方法、系统、设备和计算机可读介质的实施例，所述中断处理器被配置为向在计算设备上执行的操作系统或虚拟机监视器通知输入/输出错误遏制事件。在各种实施例中，中断处理器可被配置为，响应于来自操作系统或虚拟机监视器的指示，促进通向导致了输入/输出错误遏制事件的输入/输出设备的链路的恢复。

技术领域

本发明的实施例大体上涉及数据处理技术领域，并特别地涉及输入/输出错误遏制(error-containment)事件后的恢复。

背景技术

在此提供的背景说明是为了大概介绍本公开的背景。在本背景技术部分所描述的范围内，当前指定的发明人的工作，以及在提交文件时可能还不足以作为现有技术的说明书的各方面，未明显地或隐含地被认定为是相对于本公开的现有技术。除非在此表明，本部分所描述的方法并非本公开中权利要求的现有技术并且不因包括在该部分而被认定为现有技术。

错误遏制逻辑，例如配置有美国加州圣克拉拉的公司所开发的实时错误恢复(“LER”)技术的硬件或固件，可用于遏制发生在输入/输出(“I/O”)设备上的错误，所述输入/输出设备使用各种技术(例如快速外围组件互连(“PCIe”))可操作地被耦合。LER使I/O设备/端口在端口上的错误被遏制后能够恢复。然而，仍然存在系统故障，例如在操作系统(“OS”)或虚拟机监视器(“VMM”)层，因为错误遏制逻辑和OS/VMM之间协作不足或没有协作。

附图说明

通过以下详细说明并结合附图，实施例将容易理解。为了便于说明，相似的参考数字代表相似的结构元素。实施例在附图中的各图中通过示例方式而非限制的方式进行说明。

图1示意性地示出了根据各种实施例用本公开的教导的可适用部分配置的示例计算设备。

图2示意性地描述了根据各种实施例的各种组件之间的示例过程流。

图3示意性地描述了根据各种实施例可由平台实体例如中断处理器实现的示例方法。

图4示意性地描述了根据各种实施例可由操作系统或虚拟机监视器实现的示例方法。

图5示意性地描述了根据各种实施例的、所公开的方法和计算机可读介质可以在其上实现的示例计算设备。

具体实施方式

在下面的详细说明中，将参考附图，所述附图形成此文的一部分，其中相似的附图标记始终代表相似的部件，并且附图通过可能被实践的实施例的举例来呈现。应当理解，可以使用其他实施例并且可以进行结构或逻辑上的改变而不背离本公开的范围。因此，以下详细说明并非为了限制，并且实施例的范围由附加的权利要求和其等同者来定义。

各种操作可以以最有助于理解所主张的主题的方式被描述为多个依次分离的动作或操作。然而，描述的次序不应被解释为暗示这些操作必须在次序上相关。特别地，这些操作可以不按照所呈现的次序执行。所描述的操作可以按照不同于所描述的实施例的次序来执行。可以执行各种附加操作和/或所描述的操作在其他实施例中可以被省略。

为了本公开的目的，短语“A和/或B”意思是(A)、(B)或(A和B)。为了本公开的目的，短语“A，B，和/或C”意思是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。

说明书可使用短语“在一个实施例中”或“在实施例中”，均可指代相同或不同实施例中的一个或多个。并且，本公开实施例中所使用的术语“包含”“包括”“具有”和类似术语，其含义相同。

在此使用的术语“模块”可指代或包括专用集成电路(“ASIC”)、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的或群组的)和/或存储器(共享的、专用的或群组的)、组合逻辑电路、和/或提供所述功能性的其他合适的组件，或者作为上述各组件的一部分。