[发明专利]固态图像传感器和电子设备

说明书

技术领域

本发明涉及固态图像传感器和电子设备，更具体地，涉及能够更有效地实施配线层中的导体层的数量减少的固态图像传感器和电子设备。 

背景技术

通常，诸如CMOS（Complementary Metal Oxide Semiconductor：互补金属氧化物半导体）图像传感器或CCD（Charge Coupled Device：电荷耦合器件）等固态图像传感器被广泛地用于数码相机或数码摄像机等等。 

例如，入射到CMOS图像传感器上的入射光在像素内所包含的PD（Photodiode：光电二极管）中经受光电转换。此外，在该PD中生成的电荷经由传输晶体管而被传输到FD（Floating Diffusion：浮动扩散部）、接着被转换成具有与光接收量相对应的电平的像素信号、然后被读取。 

此外，近年来，随着固态图像传感器的小型化已经减小了像素尺寸，并且已经开发了即使在微小的像素中也能够获得足够特性的技术。例如，本申请的申请人曾提出一种能够在背面照射型CMOS图像传感器中抑制饱和信号量的变化的技术（参见，专利文献1）。 

引用列表 

专利文献 

专利文献1：日本专利申请特开JP2011-114324A 

发明内容

要解决的技术问题 

顺便提及的是，在传统的固态图像传感器中，在设置有与像素连接的配线的配线层中形成有多个导体层（一般地，三层或更多层的金属层）。通常，假设能够通过减少导体层的数量来获得实现成本降低的效果。然而，配线的布局是在各种条件（这些条件包括：对于入射到固态图像传 感器上的光的光学观察点、与形成有用于驱动固态图像传感器的逻辑电路的外围电路平衡的观察点）下予以进行的，并且当减少导体层的数量时，可能不会获得有效的效果。 

本发明是鉴于上述这样的情况而做出的，且本发明使得能够更有效地实施配线层中的导体层的数量减少。 

解决问题所采取的技术方案 

根据本发明的实施例，提出了一种固态图像传感器，其包括：半导体基板，在所述半导体基板中排列有多个像素；和配线层，所述配线层堆叠在所述半导体基板上，并且以将具有多条配线的多个导体层掩埋在绝缘膜中的方式而被形成。在所述配线层中，与所述像素连接的配线由两个导体层形成。 

根据本发明的实施例，提出了一种电子设备，其含有固态图像传感器，所述固态图像传感器包括：半导体基板，在所述半导体基板中排列有多个像素，各所述像素均具有光电转换元件；和配线层，所述配线层堆叠在所述半导体基板上，并且以将具有多条配线的多个导体层掩埋在绝缘膜中的方式而被形成。在所述配线层中，与所述像素连接的配线由两个导体层形成。 

在本发明的一个方面中，将半导体基板（在所述半导体基板中排列有多个像素）和配线层（以将具有多条配线的多个导体层掩埋在绝缘膜中的方式来形成所述配线层）堆叠起来。此外，在所述配线层中，与所述像素连接的配线是由两个导体层形成的。 

本发明的有益效果 

根据本发明的一个方面，能够更有效地实施配线层中的导体层的数量减少。 

附图说明

图1是图示了应用了本发明的图像传感器的实施例的构造示例的框图。 

图2是图示了像素的构造示例的电路图。 

图3是图示了像素共用结构的图。 

图4图示了图像传感器的像素附近的截面构造示例。 

图5图示了水平配线和垂直配线的布局的第一构造示例。 

图6图示了水平配线和垂直配线的布局的第一构造示例的变型例。 

图7图示了水平配线和垂直配线的布局的第二构造示例。 

图8图示了水平配线和垂直配线的布局的第二构造示例的变型例。 

图9图示了水平配线和垂直配线的布局的第三构造示例。 

图10图示了水平配线和垂直配线的布局的第三构造示例的变型例。 

图11是图示了安装在电子设备上的成像器件的构造示例的框图。 

具体实施方式

在下文中，将参照附图详细地说明应用了本发明的具体实施例。 

图1是图示了应用了本发明的图像传感器的实施例的构造示例的框图。 

图像传感器11是CMOS型固态图像传感器，并且如图1所示，包括像素阵列单元12、垂直驱动单元13、列处理单元14、水平驱动单元15、输出单元16和驱动控制单元17。