[发明专利]安装结构及其制造方法

说明书

技术领域

本发明涉及一种安装结构及其制造方法，例如将半导体芯片等电子元器件安装于电路基板等基板上。

背景技术

通过倒装芯片方式制造而成的安装结构是一种将LSI芯片等半导体芯片安装到电路基板上的安装结构。在倒装芯片方式中，在半导体芯片的电极端子(电极衬垫)上形成了焊料凸块等突起状电极(凸块)之后，面朝下地将该半导体芯片安装到电路基板上。具体而言，在倒装芯片工序中，将半导体芯片的电极端子与电路基板的电极端子(电极衬垫)对准后，将加热后的半导体芯片上的突起状电极朝电路基板的电极端子按压。

对于形成焊料凸块的方法，通常采用如下方法：即，利用丝网印刷法、计量分配装置、电镀法将焊料提供至半导体芯片的电极端子上之后，利用回流炉对半导体芯片进行加热，从而升温至焊料熔点以上。在突起状电极为焊料凸块的情况下，为了增大半导体芯片的电极端子与电路基板的电极端子之间的接合强度，在半导体芯片与电路基板之间的空隙填充密封树脂。

焊料凸块以外的突起状电极可以采用由金、铜等组成的突起状电极。一般采用电镀法来形成由金或铜等组成的突起状电极。在使用由金或铜等组成的突起状电极的情况下，一般在将粘接剂中混入有金属粒子的异方性导电膜预压接至电路基板上之后，通过该异方性导电膜将半导体芯片面朝下地热压接至电路基板上。

另一方面，为了同时实现半导体芯片的高密度化及半导体芯片的多引脚化，半导体芯片的电极端子正趋于窄间距化、及面积缩小化，尤其是电极端子的窄间距化进展明显。因此，以往以来，在半导体芯片的外周部配置一列电极端子，或在用两列配置成交错状的情况下，相邻电极端子间可能发生短路，或由于半导体芯片与电路基板之间的热膨胀系数之差而引起的热应力使得连接不良。

更具体而言，在突起状电极是焊料凸块的情况下，可能会产生所谓的桥接不良，从而引起相邻电极端子间发生短路不良。在倒装芯片工序中，熔融的焊料发生变形，使得相邻焊料凸块之间因焊料的表面张力而相互连接起来，从而产生桥接不良。因此，在半导体芯片的电极端子趋于窄间距化的情况下，桥接不良更容易发生。另外，由于半导体芯片的电极端子趋于窄间距化，填充于半导体芯片与电路基板之间的空隙中的密封树脂无法遍布于配置在半导体芯片的外周部的焊料凸块间所有的间隙中，从而引起由于半导体芯片与电路基板之间的热膨胀系数之差而产生的热应力所引起的连接不良。

另外，在使用由金、铜等组成的突起状电极的情况下，若半导体芯片的电极端子趋于窄间距化，则分散于异方性导电膜中的金属粒子在相邻突起状电极间相连，从而可能在相邻电极端子间产生短路。另外，由于半导体芯片的电极端子趋于窄间距化，配置在半导体芯片的外周部的突起状电极间的所有间隙无法由异方性导电膜所填补，从而引起由于半导体芯片与电路基板之间的热膨胀系数之差而产生的热应力所引起的连接不良。

如上所述，在半导体芯片的电极端子趋于窄间距化的情况下，相邻电极端子间可能产生短路，由于半导体芯片与电路基板之间的热膨胀系数之差而引起的热应力使得连接不良的发生。因此，为了扩大电极端子间间距，而开始在半导体芯片的整个主面(元件面)上区域状地(例如分散成网格状)配置多个电极端子。

然而，近年来，即使在半导体芯片的整个主面上区域状地配置多个电极端子，电极端子的窄间距化区域仍较为显著，因而，在上述相邻的电极端子间会产生短路不良。为解决该问题，提出一种突起状电极，该突起状电极通过利用含有金属粒子的绝缘性皮膜来覆盖由金、铜等组成的圆柱状电极的表面而得以构成(例如参照专利文献1)。若采用由该绝缘性皮膜覆盖的突起状电极，则在将突起状电极压接连接至电路基板的电极端子时，绝缘性皮膜受到压缩，金属粒子穿破绝缘性皮膜而与电路基板的电极端子相接触。由此，确保了圆柱状电极与电路基板的电极端子之间的电导通。另外，由于相邻突起状电极间金属粒子相连，因此能防止在相邻的电极端子间发生短路。