[发明专利]编程存储器单元的装置及方法

说明书

技术领域

本发明大体来说涉及存储器，且特定来说在一个或一个以上实施例中，本发明涉及编程存储器单元。

背景技术

存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器装置已发展成用于各种各样电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。单元的阈值电压的改变(经由对电荷存储结构(例如，浮动栅极或电荷陷阱)进行编程)或其它物理现象(例如，相变或极化)确定每一单元的数据状态。快闪存储器的常见用途包含：个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字录制器、游戏机、电器、车辆、无线装置、蜂窝式电话及可装卸存储器模块，且快闪存储器的用途不断扩大。

快闪存储器通常利用称为NOR快闪及NAND快闪的两种基本架构中的一者。所述名称是从用以读取装置的逻辑得出。在NOR快闪架构中，存储器单元的逻辑列与耦合到数据线(例如通常称为位线的那些数据线)的每一存储器单元并联耦合。在NAND快闪架构中，存储器单元的一列仅与所述列的耦合到位线的第一存储器单元串联耦合。

随着电子系统的性能及复杂度增加，在系统中对额外存储器的要求也增加。然而，为了继续减少系统的成本，部件计数必须保持为最小值。可通过增加集成电路的存储器密度(通过使用例如多电平单元(MLC)等技术)来实现此需求。举例来说，MLC NAND快闪存储器是极具成本效益的非易失性存储器。

多电平单元可通过给传统快闪单元的特定阈值电压(Vt)指派数据状态(例如，位模式)来利用所述单元的模拟性质。在行业中，通常将这些数据状态称为“电平”。取决于指派给单元的电压范围的数量及在存储器单元的寿命操作期间所指派电压范围的稳定性，此技术准许每单元存储两个或两个以上位。

在许多快闪存储器(单电平单元(SLC)及MLC存储器两者)中，电荷存储结构耦合已部分地由于增加的存储器密度等而增加。耦合发生于存取线(例如称为字线的那些线)之间及数据线(例如称为位线的那些线)之间。存储器的邻近页的字线之间(例如偶数与奇数存储器页之间)的耦合问题取决于待编程于存储器中的数据的位模式。当单元阈值电压由于编程而改变时，阈值电压的改变可进一步增加耦合效应。

出于上文所述的原因且出于所属领域的技术人员在阅读及理解本说明书后将明了的其它原因，此项技术中需要存储器中的经改进补偿。

发明内容

附图说明

图1是根据本发明的一个实施例的方法的流程图；

图2是根据图1的方法编程的单电平单元存储器的阈值电压电平的图形表示；

图3是根据图1的方法编程的多电平单元存储器的阈值电压电平的图形表示；

图4是根据本发明的另一实施例的方法的流程图；

图5是根据图4的方法编程的存储器的阈值电压电平的图形表示；

图6是根据本发明的另一实施例的方法的流程图；且

图7是根据本发明的实施例的电子系统的示意性框图。

具体实施方式

在以下对本发明实施例的详细描述中，参考形成本发明一部分且其中以图解说明的方式展示其中可实践所述实施例的特定实施例的附图。充分详细地描述这些实施例旨在使所属领域的技术人员能够实践本发明，且应理解，可利用其它实施例且可做出过程、电或机械改变，此并不背离本发明的范围。因此，以下详细描述不应视为限制性意义。

图1中展示编程存储器的方法100。方法100包括：在框102中使用第一检验电平编程第一数据页，在框104中将第一数据页与待编程的第二(例如，邻近)数据页进行比较，在框106中确定所述第一数据页的待进一步编程的子集，及在框108中使用第二检验电平编程所述子集。在一个实施例中，如在框104中的比较是通过在“或”函数中组合第一数据页与第二数据页的逆来完成的。借助“或”函数，在一个实施例中确定子集如下。