[发明专利]模拟开关电路及使用它的电机驱动装置

说明书

技术领域

本发明涉及模拟开关电路及使用它的电机驱动装置。

背景技术

图11A是表示CMOS[Complementary Metal Oxide Semiconductor；互补金属氧化物半导体]型模拟开关的一以往例的图，图11B是表示模拟开关ASW的电气图记号的图。本以往例的模拟开关ASW，有并联连接的N沟道型MOS场效应晶体管N和P沟道型MOS场效应晶体管P，根据对各个栅极施加的控制电压Vctrl(+)和反转控制电压Vctrl(-)，将输入电压Vin的施加端和输出电压Vout的施加端之间导通/断路。

晶体管N及P的源极相当于模拟开关ASW的第1端，连接到输入电压Vin的施加端。晶体管N及P的漏极相当于模拟开关ASW的第2端，连接到输出电压Vout的施加端。晶体管N的栅极相当于模拟开关ASW的控制端，连接到控制电压Vctrl(+)的施加端。晶体管P的栅极相当于模拟开关ASW的反转控制端，连接到反转控制电压Vctrl(-)的施加端。晶体管N的背栅连接到接地电压GND的施加端。晶体管P的背栅连接到电源电压VDD的施加端。

在将模拟开关ASW导通(on)的情况下，控制电压Vctrl(+)为高电平(电源电压VDD)，反转控制电压Vctrl(-)为低电平(接地电压GND)。晶体管P及N的至少一方通过施加这样的电压而为导通，输入电压Vin的施加端和输出电压Vout的施加端之间被导通。

另一方面，将模拟开关ASW截止(off)的情况下，控制电压Vctrl(+)为低电平(接地电压GND)，反转控制电压Vctrl(-)为高电平(电源电压VDD)。晶体管P及N通过施加这样的电压而都为截止，输入电压Vin的施加端和输出电压Vout的施加端之间被断路。

现有技术文献

专利文献

专利文献1：特开2003-189680号公报

发明内容

发明要解决的问题

如果输入电压Vin收敛在通常范围(从电源电压VDD到接地电压GND)，则即使是上述以往例的模拟开关ASW，也不产生特别的故障。然而，出于某种原因，在施加了比电源电压VDD至少高相当于晶体管P的导通阈值电压Vth的输入电压Vin(≥VDD+Vth)的情况下，为了将模拟开关ASW截止，即使控制电压Vctrl(+)为低电平(接地电压GND)，反转控制电压Vctrl(-)为高电平(电源电压VDD)，晶体管P也违背意图地导通，有将输入电压Vin的施加端和输出电压Vout的施加端之间错误导通的危险。此外，出于某种原因，在施加了比接地电压GND至少低相当于晶体管N的导通阈值电压Vth的输入电压Vin(≤GND-Vth)的情况下，晶体管N违背意图地导通，有产生与上述同样的误动作的危险。

作为可能有助于解决上述课题的以往技术的一例，在专利文献1中，公开了设置箝位电路的结构，以使端子的施加电压不超过规定值。然而，在作为箝位对象的端子存在很多的情况下，需要很多的箝位电路，导致电路规模的扩大或成本上升，所以不能说是最好的解决策略。

鉴于本申请的发明人发现的上述问题，本发明的目的在于，提供能够防止意想之外的误导通的模拟开关电路、以及使用它的电机驱动装置。

解决问题的方案

为了实现上述目的，本发明的模拟开关电路包括：第1电阻；第2电阻；第1端通过所述第1电阻连接到输入端，第2端连接到输出端的CMOS型的第1模拟开关；以及第1端连接到所述第1模拟开关的第1端，第2端通过所述第2电阻连接到接地端，与所述第1模拟开关以反相导通/截止的CMOS型的第2模拟开关(第1结构)。

再有，在由上述第1结构构成的模拟开关电路中，可以还包括插入在所述第1电阻和所述输入端之间，与所述第1模拟开关以同相导通/截止的CMOS型的第3模拟开关(第2结构)。

此外，在由上述第2结构构成的模拟开关电路，可以还包括插入在所述第3模拟开关和所述输入端之间的第3电阻(第3结构)。

此外，在由上述第1结构～第3结构中任意一个结构构成的模拟开关电路中，所述第1电阻的电阻值可以被设定为大于所述第2电阻的电阻值的值(第4结构)。