[发明专利]存储器和存储器读取方法

说明书

技术领域

本发明涉及一种存储器和从该存储器读取数据的方法，且更具体地，涉及一种用于经由一个输入端来接收地址输入并包括NAND单元阵列的存储器、以及从该存储器读取数据的方法。

背景技术

串行外围接口(SPI)总线可用作以下接口，其用于与包括NOR单元阵列的存储器设备相通信。SPI总线已由摩托罗拉(Motorola)建议并被广泛使用。SPI总线为一个主设备与一个或多个从属设备之间的通信标准，并通常使用1MHz至100MHz的时钟频率。从属设备包括三态输出端，并允许全双工数据通信。从属设备通常可包括一个时钟端、一个输入端、一个输出端和一个片选端。

当SPI总线用于包括NOR单元阵列的存储器时，该存储器可操作为从属设备。在这种情况下，指令、地址和数据可经由包括于该存储器的一个输入端来输入。由于数据通过利用大单元电流而以字或字节为单位被读取，包括NOR单元阵列的存储器具有非常短的随机读取时间。因而，如果读指令和地址经由SPI总线而被输入至具有NOR单元阵列的存储器，则所存储的数据可以在该地址被完全输入之后被立即输出。

然而，即使当SPI总线用于包括NOR单元阵列的存储器时，如果时钟速度非常高，例如，等于或高于70MHz，则数据也可以在从地址被完全输入开始的预定时间之后被输出。

发明内容

技术问题

根据本发明的实施例，串行外围接口(SPI)总线用于控制包括NAND单元阵列的存储器。

基本上，包括NAND单元阵列的存储器的读取过程以页为单位来执行。由于访问第一页的时间例如约为数百纳秒，相比于包括NOR单元阵列的存储器，随机读取时间相对非常长(用于访问第一页的上述时间可根据技术水平来降低)。因而，如果通过利用SPI总线来读取具有NAND单元阵列的存储器，则存储在一地址处的数据可在从该地址被输入开始、经过预定时间之后被输出。

照这样，根据本发明的实施例，当具有NAND单元阵列的存储器经由SPI总线被读取时，提供了一种方法，其“紧接在”读指令和地址被输入“之后”输出数据。这里，“紧接在......之后”是指与当地址被完全输入时的时钟紧邻的时钟的时间点。而且，提供了一种利用该方法的存储器。

根据本发明另一个实施例，当具有NAND单元阵列的存储器经由SPI总线被读取时，提供了一种在从读指令和地址被输入开始预定时间之后输出数据的方法、以及利用该方法的存储器。

本发明的范围不限于此。

技术方案

为了解决上述问题，根据本发明的实施例，当具有NAND单元阵列的存储器由串行外围接口(SPI)总线来控制时，由于NAND单元阵列的地址经由一个输入端来输入，所以利用了以下事实，即，直到地址被完全输入为止，可以保证相当大数量的自由时间。例如，如果NAND单元阵列的地址包括总共24位，则可以利用该地址在总共24个时钟期间被输入的事实。

可花费一预定时间来将所需电压提供至每个单元，以读取包括NAND单元阵列的存储器的第一页。通过对用于利用SPI总线来将地址输入到包括NAND单元阵列的存储器的时间与上述预定时间进行重叠，数据可紧接在该地址被完全输入之后被读取。

根据本发明的一方面，提供了一种用于读取写入NAND单元阵列中的数据的方法，该NAND单元阵列包括于存储器中，该方法包括：顺序地接收该NAND单元阵列的块地址、字线地址和位线地址的输入；以及紧接在位线地址被完全输入之后，开始输出写入该NAND单元阵列中的数据。所述输入的顺序接收经由一个输入端来执行。

根据本发明另一个方面，提供了一种用于读取写入NAND单元阵列中的数据的方法，该NAND单元阵列包括于存储器中，该方法包括：顺序地接收该NAND单元阵列的块地址和字线地址的输入；开始驱动在与该块地址对应的块中包括的字线；接收该NAND单元阵列的位线地址的输入；以及紧接在从位线地址被完全输入开始、预定数量的虚设位的时段之后，开始输出写入该NAND单元阵列中的数据。该块地址、该字线地址和该位线地址经由一个输入端来输入。该预定数量的虚设位的时段可对应于例如8个或更多个时钟。