[发明专利]开关电路

说明书

技术领域

本发明涉及一种开关电路。

背景技术

已知利用了晶体管这样的半导体开关元件的开关电路(参照专利文献1)。由于在半导体开关元件中存在起因于结构的寄生电容，所以在半导体开关元件的开关动作中产生寄生电容的充放电时间。作为缩短这样的寄生电容的充放电时间的方法，在专利文献1中对半导体开关元件进行过驱动(overdrive)。

现有技术文献

专利文献

专利文献1：日本实公平7-47993号公报

发明内容

发明要解决的课题

然而，在过驱动中，由于必需供给比半导体开关元件的驱动所需的电压(或电流)多的电压(或电流)，所以存在可能破坏半导体开关元件的情形，并且开关电路的功率效率也容易下降。

本发明的目的在于，提供一种不利用过驱动也能实现开关速度的提升，并且可实现功率效率的提升的开关电路。

解决课题的手段

本发明的一个方面的开关电路是如下开关电路：包括具有输入端子、输出端子及公共端子的第一半导体开关元件～第四半导体开关元件，第一半导体开关元件的输出端子与第三半导体开关元件的输出端子相连接，第二半导体开关元件的公共端子与第四半导体开关元件的公共端子相连接，第一半导体开关元件的公共端子与第二半导体开关元件的输出端子相连接，第三半导体开关元件的公共端子与第四半导体开关元件的输出端子相连接，对第一半导体开关元件～第四半导体开关元件的输入端子分别施加脉冲状信号，使得在第一半导体开关元件及第四半导体开关元件为导通状态时第二及第三半导体开关元件成为截止状态且在第一半导体开关元件及第四半导体开关元件为截止状态时第二及第三半导体开关元件成为导通状态。该开关电路包括：第一电容元件，连接在第二半导体开关元件的输出端子与第四半导体开关元件的输入端子之间；及第二电容元件，连接在第二半导体开关元件的输入端子与第四半导体开关元件的输出端子之间。第一电容元件具有如下电容：使第四半导体开关元件的输入端子与输出端子之间的寄生电容在对第四半导体开关元件供给的脉冲状信号的时钟频率的N倍(N为1以上的整数)的频率下降为低于未连接第一电容元件的情形，第二电容元件具有如下电容：使第二半导体开关元件的输入端子与输出端子之间的寄生电容在对第二半导体开关元件供给的脉冲状信号的时钟频率的N倍(N为1以上的整数)的频率下降为低于未连接第二电容元件的情形。

在上述结构中，通过第一及第二电容元件，降低在第四及第二半导体开关元件中存在的寄生电容并且是在输入端子与输出端子之间的寄生电容本身的影响。因此，不利用过驱动也能实现开关速度的提升，并且可提升功率效率。

上述第一电容元件的电容可设为大致等于第二半导体开关元件的输入端子与输出端子之间的寄生电容。此外，第二电容元件的电容可设为大致等于第四半导体开关元件的输入端子与输出端子之间的寄生电容。

在该方式中，通过第一及第二电容元件，可进一步可靠地降低在第四及第二半导体开关元件中存在的寄生电容并且是在输入端子与输出端子之间的寄生电容本身的影响。

发明效果

根据本发明，可提供一种不利用过驱动也能实现开关速度的提升，并且可实现功率效率的提升的开关电路。

附图说明

图1是表示第一实施方式的开关电路的概略构成的电路图。

图2是表示在图1中使用的半导体开关元件的寄生电容与电容抑制元件部的配置关系的一例的图。

图3是表示电容抑制元件部的电抗曲线与寄生电容的电抗曲线的关系的图。

图4是表示电容抑制元件部的电路构成的一例的图。

图5是用于说明通过电容元件的连接可抑制半导体开关元件的寄生电容的原理的图。

图6是表示其他实施方式的开关电路的概略构成的例子的电路图。

图7是模拟用的半导体开关元件的模型图。

图8是与图6所示的开关电路对应的模拟用的电路图。

图9是表示图8所示的四个半导体开关元件的各个具有全部寄生电容且未连接电容元件的情况下的模拟结果的图。

图10是表示假定了电容元件的连接的情况下的模拟结果的图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。在附图的说明中，对同一元素标注同一标号，且省略重复的说明。附图的尺寸比率并非必需与所说明的部分一致。

图1是表示本发明的一实施方式的开关电路的概略构成的电路图。开关电路10A为差动型的开关电路。