[发明专利]集成电路装置以及用于对该集成电路装置供电的方法

说明书

相关专利申请案

本申请案主张James Muha、Tim Wilson、DC Sessions及Yong Yuenyongsgool的在2011年3月10日申请的题为“使用超低功率电压调节器向源极偏压电力域供电(Using Ultra-Low Power Voltage Regulator to Supply Power to a Source-Biased Power Domain)”的共同拥有的第61/451,202号美国临时专利申请案的优先权；所述案为所有目的特此以引用的方式并入本文中。

技术领域

本发明涉及电压调节器，且更具体来说涉及使用低电压调节器来显著地降低集成电路装置的源极偏压电力域中的待机、睡眠模式电流汲取。

背景技术

集成电路装置可通过将Vss电力轨电压升高到高于集成电路衬底的主体(例如，阱、桶(tub)或衬底)电压(有时称为“虚拟接地”)而以电力方式更改其NMOS晶体管的阈值电压。此技术通常用以降低集成电路装置的归因于亚阈值泄漏的电力消耗。通常，集成电路装置将具有两个或两个以上独立电压域以为相应核心逻辑电路(其间具有信号路径)服务；这些电压域中的一些可对虚拟接地起作用，且其他电压域可对真实接地起作用。

单独的电压电源可用以在多阱CMOS技术中连接至N-MOS及P-MOS主体区域。相对于主电源及接地电源的对这些电压的修改被称为阱偏压(well-biasing)。这些电源可经调制以提供反偏压电压，所述反偏压电压引起MOS装置阈值电压Vth的增大，从而减少亚阈值泄漏。反偏压分接头单元具有基本功能以提供对阱及/或衬底的存取，而独立于其中的源极相连的晶体管。反偏压分接头单元为始终接通单元的阱提供电力，同时电力经选通以用于保持双态触发器状态，对具有缓冲器的门及始终接通缓冲器供电。反偏压分接头单元也提供阱存取，使得反偏压可用于泄漏优化。

大量地降低在睡眠状态中的集成电路装置的电流的一种方式是将由标准单元使用的接地轨电压升高到高于衬底电压，通常称为反偏压。这会降低漏电流。降低睡眠状态中的电流的另一方式是利用低电压调节器，这是因为被松散调节的较低电压就足以维持逻辑单元状态。这不仅降低电压调节器的偏压电流而且降低支持性宏单元(类似能带隙电压参考)的偏压电流。前述两种技术不可组合，这是因为在标准单元处于反偏压状态中时，低电压调节器不提供足够高的电压来维持足够的噪声余量。必须将正常电压调节器用以维持足够的噪声余量。

实施源极反偏压的一个问题在于跨越偏压电路的有效电压归因于接地(共用源)电压上升而减小，这又降低偏压电路的可靠性。举例来说，在180纳米技术中的源极偏压电力域中，使接地轨(称为虚拟接地)上升至大约0.6伏，因此有必要供应1.8伏至电力轨以允许1.2伏的噪声余量。当前，此情况要求主要电压调节器在操作中，这是因为180纳米技术中的低电压调节器的输出电压(例如)仅为1.2伏，从而留下不足的仅0.6伏的噪声余量。

发明内容

因此，将需要使源极反偏压电路在由低电压调节器供电时保持与这些电路未被反偏压时相同的用于噪声余量的有效电压。

根据一实施例，一种耦合至具备源极反偏压功能的电力域的低电压调节器可包含：低电压调节器，其共用端耦合至集成电路裸片中的能够反偏压的至少一个电力域的虚拟接地，输入端耦合至电源电压，以及输出端耦合至所述至少一个电力域中的晶体管且供应经调节电压至所述晶体管；以及真实接地，其耦合至所述集成电路裸片的衬底，其中在所述虚拟接地被相对于所述真实接地反偏压而足以在给定工艺技术中将漏电流降低至可接受水平时，所述低电压调节器的输出电压随着虚拟接地电压上升，以便在所述至少一个电力域的反偏压期间维持施加至所述至少一个电力域中的所述晶体管的电压实质上相同。

根据另一实施例，来自所述低电压调节器的所述经调节电压大致为用于逻辑的正常操作电压减去在所述虚拟接地处的足以在所述给定工艺技术中将所述漏电流降低至所述可接受水平的偏移电压。根据另一实施例，针对180纳米工艺技术，来自所述低电压调节器的所述经调节电压大致为1.2伏。根据另一实施例，所述至少一个电力域是用相对于所述真实接地的足以在所述给定工艺技术中将漏电流降低至可接受水平的接地偏移电压予以反偏压。