[发明专利]包含多重凹入外形的晶体管

说明书

技术领域

本发明大体上涉及半导体装置，且更特定来说涉及晶体管装置。

背景技术

在半导体加工技术中，通过光刻方法与选择性蚀刻工艺组合，使相对于晶片表面呈水平状的平坦衬底表面图案化。在加工集成电路期间，在晶片或衬底表面上形成具有明显构形的凸纹。通常，此类型的凸纹包含相对于所述衬底表面倾斜或垂直的表面。因为集成电路的大小持续缩小，所以越来越有必要使垂直或倾斜的装置表面图案化，以便在其垂直度方面功能性区分这些装置，同时仍保持图案对准。这些类型的半导体装置的实例包含深沟槽电容器、堆叠式电容器和垂直晶体管。

目前，无法使用常规的光刻技术将图案直接置于相对于衬底表面垂直的壁上。通常，使用适宜的填充剂材料来完成此性质的垂直壁图案化，所述填充剂材料在部分填充到沟槽中时，用作位于其底下的壁的部分的掩模，同时使所述填充剂材料上方的壁进行加工。举例来说，当欲仅在填充剂材料下方的垂直壁上沉积氧化物时，首先在凸纹的整个表面上沉积或制造所述氧化物。最初，用适宜的填充剂材料完全填充凸纹或沟槽。然后，使所述填充剂材料回凹到恰好覆盖所需氧化物的深度。在移除所述氧化物的未经覆盖区段后，移除剩余的填充剂材料。

或者，当欲仅在垂直壁的上部区域内沉积或制造氧化物时，首先在整个凸纹图案的整个表面上设置蚀刻终止层，例如氮化物层。易于定向蚀刻的不同材料(例如多晶硅)被用于填充凸纹，且将其回蚀刻到最终垂直氧化物的所需覆盖深度。从所述壁的未经填充区段移除蚀刻终止层后，使用热技术在未经覆盖区域内沉积或产生氧化物。然后，各向异性地蚀刻所述氧化物，从水平移除经沉积的氧化物。此后，移除所述填充剂材料，且然后移除所述蚀刻终止层。

已有可用于在衬底凸纹的垂直或倾斜表面上沉积薄膜的沉积工艺。然而，难以控制所沉积层的厚度。通常，涂层的厚度随凸纹的深度增加而减少，例如随垂直或倾斜壁的长度增加而减少。因而，使用这些类型的沉积工艺沉积的层在凸纹的长度上具有显著的厚度差异。这些类型的沉积工艺包含等离子体增强型化学气相沉积(PECVD)和使用原硅酸四乙酯(TEOS)的二氧化硅扩散限制型沉积。

因而，仍持续需要提供包含图案化的垂直或倾斜装置表面的半导体装置构造。也持续需要提供能够在无需高分辨率对准公差的情况下加工半导体装置的小型装置特征的制造技术。也持续需要通过改进装置的串联电阻来提供较高电流的半导体装置。

发明内容

根据本发明的一个方面，晶体管包含衬底。第一导电材料层位于所述衬底上。第二导电材料层与所述第一导电材料层接触并位于其上。所述第二导电材料层包含凹入外形。所述第二导电材料层也突出于所述第一导电材料层上。

附图说明

在以下提出的本发明优选实施例的详细描述中将参考附图，其中：

图1是根据本发明制造的垂直晶体管的示例实施例的横截面示意图；

图2到8B是与制造图1中所示的垂直晶体管的方法的示例实施例相关联的工艺步骤的横截面示意图；

图9是展示图1中所示的晶体管的性能I_d-V_d曲线特性的曲线图；以及

图10是展示图1中所示的晶体管的性能转换特性的曲线图。

具体实施方式

本描述将尤其涉及形成根据本发明的设备的一部分或更直接地与根据本发明的设备协作的元件。应了解，未明确展示或描述的元件可呈所属领域的技术人员熟知的各种形式。在以下描述和图式中，已使用相同参考数字(若可能)来指定相同元件。

本发明的示例实施例是示意性地说明，且为了清楚起见未按比例。所属领域的一般技术人员将能够容易地确定本发明的示例实施例的元件的具体大小和相互联系。

参考图1，其展示垂直晶体管100的横截面示意图。晶体管100包含衬底110、第一导电材料层120和第二导电材料层130。晶体管100还包含电绝缘材料层150和半导体材料层160。一个电极或若干电极710和电极810也包含在晶体管100内。

导电层120位于衬底110与第二导电材料层130之间。导电层120的第一表面接触衬底110的第一表面，而导电层120的第二表面接触第二导电层130的第一表面。衬底110(通常被称为支撑件)可为刚性或柔性的。