[实用新型]一种具有时钟自校正的智能电能表

权利要求书

1.一种具有时钟自校正的智能电能表，电路部分包括有主电路板和电源线接口，主电路板上装有中央处理器、计量芯片、存储器、数据采样电路、显示电路、通讯接口电路，其特征在于：所述的中央处理器还连接有晶振电路和比较电路，晶振电路的信号输出作为中央处理器的系统时钟，晶振电路的信号输出分出一路与存储器的输出分别接入比较电路，比较电路比较判断后的输出再接入中央处理器，中央处理器将校正的信号反馈给晶振电路。

2.如权利要求1所述的智能电能表，其特征在于：所述晶振电路由电阻（R1）、电容（C1、C2）与晶振（X1）连接组成，并与中央处理器的振荡信号输入端连接。

3.如权利要求1或2所述的智能电能表，其特征在于：还设有辅助晶振（X2），中央处理器的第九、第十引脚通过电阻（R3）、电容（C4、C5）和辅助晶振（X2）相连。

4.如权利要求1或2所述的智能电能表，其特征在于：所述比较电路为常规的振荡信号比较电路。

5.如权利要求3所述的智能电能表，其特征在于：所述的中央处理器是采用国产AT80C51芯片,存储器是采用AT24C16A芯片。