[实用新型]一种时序可变的雷达脉冲产生电路

说明书

技术领域

本实用新型属于机载控制计算机电路设计领域，具体涉及一种时序可变的雷达脉冲产生电路。

背景技术

早期雷达时序电路设计采用小规模逻辑芯片，硬布线设计完成后若要改动时序，不但要改动硬件布线还要在此基础上进行调试验证，设计周期长、维护性低。

发明内容

为了解决目前雷达时序电路时序改动不方便，设计周期长、维护性低的技术问题，本实用新型提供一种可随时根据雷达整机实际工作的状态对各种时序关系进行调整的雷达脉冲产生电路。

本实用新型的技术解决方案如下：

一种时序可变的雷达脉冲产生电路，其特殊之处在于：包括地址产生电路、与地址产生电路连接的一个或多个EPROM存储器，与EPROM存储器输出相对应的锁存器，所述锁存器的输出端包括多个数据位，所述每个数据位对应输出一个脉冲，其中一个数据位与清零装置的清零输入端连接，所述清零装置的输出端与地址产生电路清零端连接。

上述EPROM存储器的内容由编程器写入。

上述地址产生电路包括多个级联的计数器。

上述计数器为四位二进制计数器。

上述计数器的数量为4，上述EPROM存储器的数量为6，上述锁存器的数量为6。

上述清零装置为与门。

本实用新型的有益效果：

1、本实用新型雷达脉冲产生电路，雷达时序的改变通过修改EPROM的内容实现，可随时根据雷达整机实际工作的状态对各种时序关系进行软件调整。通过对计时频率的提高和采用更快速度的EPROM存储器，方便的对系统性能加以提升。

2、本实用新型设计方法周期短，可维护性高、容易控制精度；同时若要改动脉冲相对于原始脉冲的延迟和自身的脉宽时只需要更改EPROM的内容即可，无需改动硬件布线，可升级性好。

附图说明

图1为雷达时序脉冲电路设计原理图。

具体实施方式

如图1所示，一种时序可变的雷达脉冲产生电路，包括由四片SNJ54LS161AJ芯片级联的地址产生电路、6个CY7C271A EPROM存储器，每个CY7C271A存储器可产生8个时序脉冲信号，六片CY7C271A可产生48个时序脉冲信号、六片SNJ54LS374J锁存器及清零装置。

工作原理：时钟信号作为计数器的输入信号，每来一次时钟地址数相应递增一位，计数器通过地址线将地址信号传输给EPROM存储器，EPROM根据写入内容（固存）对应输出脉冲，EPROM的一个数据位对应输出一个脉冲，后级的锁存器在每个脉冲的上升沿锁存对应的数据位，避免波形出现毛刺，锁存器一个数据位的输出对应一个需要产生的工作脉冲，其中的一个数据位用于使计数器重新从0计数，循环产生EPROM地址。

假设计数器的频率为6MHz，也就是说固存每一位输出的精度为1/6MHz＝0.166666us。当需要相对雷达脉冲做出一个延迟120.83us，脉宽1us的脉冲时，120.83/0.166666＝725，1/0.166666＝6，此时固存的一个数据位输出725个低电平0然后再输出6个高电平1就可以产生延迟120.83us脉宽1us的正脉冲。数据位的高低状态表现为连续的信号脉冲的高低电平。要修改脉冲参数只要修改相应固存内固化的数据即可。