[发明专利]时钟无缝切换系统有效

专利信息
申请号: 201210593774.0 申请日: 2012-12-26
公开(公告)号: CN103107798A 公开(公告)日: 2013-05-15
发明(设计)人: 孙高建;龚立东;顾兴旺;杜亚珍;王佳佳;孙甲琦;李树忠 申请(专利权)人: 北京遥测技术研究所;航天长征火箭技术有限公司
主分类号: H03K19/00 分类号: H03K19/00
代理公司: 中国航天科技专利中心 11009 代理人: 庞静
地址: 100076 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 时钟 无缝 切换 系统
【说明书】:

技术领域

本技术主要应用于可靠性要求极高的时间频率系统之中,如电信通信系统和现代卫星定位与导航系统中,都有非常广泛且重要的应用。

背景技术

在电信通信系统以及现代卫星定位与导航系统中,整个系统的频率基准源是系统运行的根本,需要确保持续工作、稳定可靠。因此这类系统中通常都有多个时钟基准:主时钟和备份时钟。在主时钟出现故障时,需要迅速甚至无缝地切换到备份时钟上,最大程度地保证系统不受到主时钟故障的影响。

稳定可靠的时钟基准源是现代许多大型电子系统持续、可靠运行的关键之一。然而任何电子产品都是有一定故障率的,时钟基准源也不例外,时钟基准的故障直接影响到整个系统的正常工作。为了尽量减小时钟基准故障对整个系统运行的影响,在这些系统中,通常除了主时钟基准外,还特意增加备份时钟基准。当主时钟基准发生故障时,以最快的速度切换到备份时钟上,保障系统的继续运行。由此产生了时钟切换技术。

时钟基准信号通常为正弦交流模拟信号,传统的切换技术多是直接基于模拟正弦信号的切换方法。

对所有实际的切换器件,都有一定的切换时间(Switch Time),切换时间由闭合时间(Turn-On Time)和关断时间(Turn-Off Time)构成。由于关断时间通常要比闭合时间短,即实际切换器件的切换动态特性通常都是先关断,经过一个小的时间间隔(通常称为“切换死区”)后,才闭合。因此最终切换输出的信号并不连续,会有一个较小时间间隔的中断,因此产生了畸变。

如图2所示,采用传统的直接切换方法,对相位并未对齐的主时钟和备份时钟切换时,输出的时钟基准信号波形不仅产生了畸变,而且切换前后的相位也发生了变化,在切换前,输出相位与主时钟一致,切换后,输出相位与备份时钟一致。

传统切换方法也有先调整相位使之对齐,再进行切换的,如图3所示,虽然这种方法保证了输出时钟信号的相位不变,但切换输出仍产生了畸变。

在现代卫星定位与导航系统的应用中,频率基准信号即使有这样短时间的畸变或者相位变化,都会造成设备通信的误码和失锁。因此传统的时钟切换方法显然难以满足这样的应用要求。

发明内容

本发明的技术解决问题:克服传统直接切换方法中,实际切换器件在切换期间的动态特性,造成的切换输出信号波形畸变的问题,以及切换前后输出信号相位发生变化的问题,提供一种时钟无缝切换系统。

本发明的技术解决方案:时钟无缝切换系统,包括高精度移相电路、参考时钟电路、FPGA电路、积分式模拟延展电路、异步串行通信电路、参数存储电路和主时钟输出电路;

所述的高精度移相电路包括主、备两路信号调理与变换电路和DDS精密调相电路;每路信号调理与变换电路对外部输入的时钟基准进行调理变换成差分时钟信号,差分时钟信号作为该路DDS精密调相电路的参考时钟,DDS精密调相电路在FPGA电路的控制下生成相位可精密调整的标准CMOS电平的时钟信号给FPGA电路;

参考时钟电路:将外部输入的参考时钟信号转变为标准CMOS电平的时钟信号输出至FPGA电路;

FPGA电路:根据接收的主时钟信号和参考时钟信号生成一路相位差脉冲,根据备时钟信号和参考时钟信号生成另一路相位差脉冲;并将生成的两路相位差脉冲发送至积分式模拟延展电路;接收积分式模拟延展电路返回的两路积分脉冲并分别计数测量,记为t1、t2,当t1、t2相等且从上位计算机接收到主备时钟切换指令时,进行主备时钟切换,输出方波时钟信号至主时钟输出电路;否则根据t1、t2得到主备时钟信号之间的相位差,并根据相位差生成相位调整指令,控制备份通路中的DDS精密调相电路进行相位调整;

积分式模拟延展电路:在一个相位差脉冲时间间隔内,对积分电容进行充电,在相位差脉冲结束后,积分电容进行放电,积分电容的充电和放电过程形成积分电压,并将积分电压比较整形成标准CMOS电平的积分脉冲,并将该积分脉冲发送至FPGA电路;

异步串行通信电路:将FPGA电路和上位计算机串口相连,用于与上位计算机通信,实时上报输入信号的状态、当前主时钟设置参数以及当前主备时钟之间的相位差;同时接收上位计算机发出的主备时钟切换指令;

参数存储电路:与FGAP电路相连接,用于存储延迟修正参数和主时钟设置参数;

主时钟输出电路:将FPGA电路送至的方波时钟信号进行放大和滤波,变换成正弦交流时钟信号。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京遥测技术研究所;航天长征火箭技术有限公司,未经北京遥测技术研究所;航天长征火箭技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210593774.0/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top