[发明专利]高压基准电压产生电路

说明书

技术领域

本发明涉及模拟集成电路中的基准电压产生电路技术领域，具体来说，本发明涉及一种基于任一高压产生基准电压的电路。

背景技术

在模拟集成电路领域，经常涉及电压检测和电流检测。检测电路需要有精准的基准电压Vref，然后将待检测的电压与该基准电压通过比较器得到输出状态。如果需要比较的电压基于的电压并非地电压，此时相应的基准电压也需要基于非地电压产生。

比如在多节锂电池保护的应用方案中，需要对多节电池电压进行检测，因此也需要产生基于各节电池的端电位VC1-VC4的基准电压Vref1-Vref4。图1为现有技术中的一个用于多节电池的电压检测电路的示意图。如图1所示，如果仍采用传统带隙（bandgap）电路产生基准电压Vref1-Vref4，则需要多套带隙电路。由于一套带隙电路较为复杂，如果为了产生这几个基准电压Vref1-Vref4，设计多套带隙电路，无疑会浪费芯片面积，增加电路复杂程度，同时也意味着芯片功耗更大。

发明内容

为了克服这一困难，本发明在已有对地基准电压的基础上，采用较为简单的电路即可实现其它几个基于端电位VC1-VC4的基准电压。

即本发明所要解决的技术问题是提供一种高压基准电压产生电路，能够基于任一高压产生基准电压，避免重新做一套复杂的基准电压电路，简化电路结构，节约芯片面积。

为解决上述技术问题，本发明提供一种高压基准电压产生电路，包括：第一NMOS管、第二NMOS管、第一电阻和第二电阻；其中，

所述第一NMOS管的栅极接一低压基准电压，所述第一NMOS管的源极接所述第一电阻的一端，所述第一电阻的另一端接地，所述第一NMOS管的衬底与其源极短接；

所述第二NMOS管的源极接所述第一NMOS管的漏极，两者的共同接点连接到所述高压基准电压产生电路的输出端，所述第二NMOS管的衬底与其源极短接，所述第二NMOS管的栅极与其漏极短接，所述第二NMOS管的栅极与其漏极的共同接点连接到所述第二电阻的一端，所述第二电阻的另一端连接一电源端。

可选地，所述第一NMOS管与所述第二NMOS管的尺寸一致。

可选地，所述第一电阻和所述第二电阻的阻值相同。

为解决上述技术问题，本发明还提供一种高压基准电压产生电路，包括：第一PMOS管、第二PMOS管、第一电阻和第二电阻；其中，

所述第一PMOS管的栅极接基于一电源端的基准电压，所述第一PMOS管的源极接所述第一电阻的一端，所述第一电阻的另一端接另一电源端，所述第一PMOS管的衬底与其源极短接；

所述第二PMOS管的源极接所述第一PMOS管的漏极，两者的共同接点连接到所述高压基准电压产生电路的输出端，所述第二PMOS管的衬底与其源极短接，所述第二PMOS管的栅极与其漏极短接，所述第二PMOS管的栅极与其漏极的共同接点连接到所述第二电阻的一端，所述第二电阻的另一端连接一任一电压。

可选地，所述第一PMOS管与所述第二PMOS管的尺寸一致。

可选地，所述第一电阻和所述第二电阻的阻值相同。

与现有技术相比，本发明具有以下优点：

本发明的高压基准电压产生电路利用已有对地的低压基准电压（Vref4），可以很简单地产生基于其它电压（VC2、VC3和VC4）的基准电压（Vref1、Vref2和Vref3），从而避免重新做一套复杂的基准电压电路，简化了电路结构，节约了芯片的面积。

本发明的该电路可以广泛应用于基于高压的比较电路中基准电压的产生，如多节电池中高串电池电压检测电路等。

附图说明

本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：

图1为现有技术中的一个用于多节电池的电压检测电路的示意图；

图2为本发明第一个实施例的高压基准电压产生电路；

图3为本发明第二个实施例的高压基准电压产生电路。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。

高压基准电压产生电路的第一实施例